Partage de technologie

[ARMv8/v9 GIC Series 1.7 -- GIC PPI | SGI | Présentation de la configuration de l'activation des interruptions LPI]

2024-07-12

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina


lisez s'il vous plaît[Apprentissage pratique ARM GICv3/v4]


GIC diverses configurations d'activation d'interruption

Dans l'architecture ARM GICv3 et GICv4, différents types d'interruptions (tels que les PPI, SPI, SGI et LPI) peuvent être activés et désactivés de différentes manières.

Insérer la description de l'image ici
Les détails suivants expliquent comment activer et désactiver ces interruptions :

PPI (interruptions privées par processeur)

  • Activer et désactiver les PPI: parGICR_ISENABLER0etGICR_ICENABLER0Les écritures de registre activent et désactivent les PPI dans un état sécurisé avec le routage d'affinité activé.
    Si le fonctionnement traditionnel des interruptions physiques est pris en charge et configuré, pour les PPIn = 0 , c'est-à-dire qu'il n'y a qu'un seul registre.Cela peut être fait parGICD_ISENABLER<n>etGICD_ICENABLER<n>Écrit pour activer et désactiver les PPI individuellement.

Mode de fonctionnement traditionnel avec interruptions physiques(« Legacy Operation for Physical Interrupts ») fait généralement référence à la prise en charge de la première architecture ARM, dans laquelle la méthode de gestion des interruptions peut être différente des dernières réglementations GIC.