Technology sharing

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Articuli directorium

1. Computer Architecture

2. Harvard Architecture

3. Improved Harvard architectura

4. Von Neumann Architecture

5. Comparatio structuralis

---

1. Computer Architecture

Architectura computatrale refertur ad modum systematis computatoris ordinatum et perficiendum, inclusis ferramentis componentibus et earum relationibus. Consilium architecturae directe afficit effectum, efficientiam et flexibilitatem computatrum.

Computatrum architectura plures gradus operit, ab infimis ferramentis exsequendis (sicut processus, memoria, initus et machinis output, etc.) ad programmatum systematis superioris gradus (ut ratio operandi, compilator, etc.). diligenter destinata ad specifica observantia et functionality requisita.

In architectura computatoria duo exempla principalia sunt: ​​Von Neumann Architectura et Architectura Harvardiana. Architectura Neumann est exemplar programmatis traditum, quo spatio memoriae unitae utitur ad instructiones et notitias reponendas programmata. Architectura Haval spatiis memoriae separatis utitur ad programmata instructionum et notitiarum respective ad emendandas rationes perficiendas. Ambae architecturae suas utilitates et incommoda habent ac late in variis missionibus applicatione utuntur.

2. Harvard Architecture

Architectura Harvardiana significat instructiones et notitia separatim in diversis memoriis repositae, et accessiones CPU instructiones et notitia respective per negotia independens. Haec architectura primum usus est in computatorio Harvard University's Mark I, unde nomen.

Features：

• Separatum repono: Instructio memoria et notitia memoriae separatae sunt.
• independens bus: CPU accessus ad memoriam instructionis et ad memoriam datam per seorsim per negotia independens, quod significat CPU mandata et notitia simul legere.
• parallel processus: Ob accessum independens instructionum ac notitiarum, CPU disciplinam acquisitio et operationes datas in parallelis processui, meliori processus efficientia.

commodum：

• princeps perficientur: Possunt accedere instructiones et notitia simul, reducendo exspectat tempus et melioris exsecutionis celeritatem.
• Reduce conflictu: Repositiones inter instructiones et notitias vitat certamina bus et ratio perput melioris.

defectus：

• Complexa design: Duo memoriae sui iuris et systemata bus requiruntur, intricatio consiliorum et exsecutio augens.
• minus flexibile: Progressio et notitia spatii repositionis certum est, et flexibilitas non tam bona quam architectura Neumann.

application: Architectura Haval late adhibetur in processoribus signo digitali (DSPs), microcontrolers et systemata infixa, ut ARM Cortex-M series xxxiii.

3. Improved Harvard architectura

• ARM7 ac prior eu: Architectura Neumann usus, instructiones et notitia memoriae ac bus communicant, primis simplicibus computandis ac moderandis officiis apta.
• Eu post ARM7 ": Architectura Haval emendatam adoptat, quae altiorem efficientiam et agendi rationem praebet, per instructionem et notitias memorias separando, et late in recentioribus systematibus et microcontrollibus infixae adhibetur.

In architectura Haval emendato, ratio commoda architecturae Haval et Neumann architecturae coniungit et methodum repono hybrida adhibet. Haec architectura instructionem cellae (Instructionis Cache) et notae cellae (Datae Cache) in consilium inducit, ita meliorem efficiendi et efficaciam processus.

• cpubus coniuncta per singulasInstructio CacheetData Cache。
• externam memoriam: Instructiones et notitia in memoria externa mixta et recondita sunt, et in cella interna per mechanismum condiuntur.
• accessum parallel: CPU instructiones ex cache instructione legere et notitias ex cella data simul legere et scribere, efficientia execu- tionis emendare.

Features

1. Instructione Cache et Data Cache：

   • independens cache : Instructiones et notitia in singulis cellis reponuntur. Cum mandatis CPU exsequitur, instructiones e cache instructio obtinet et notitias e cella data legit et scribit.
   • accessum parallelCum instructio et notitia cella independens, CPU instructiones ac notitias in parallelis accedere possunt, eo quod efficientiam augeant exsecutionis.

2. Hybrid repono memoriae externae：

   • una memoria: In memoria externa, instructiones et notitia mixtim reponuntur, ad similitudinem architecturae von Neumann.
   • caching mechanism: Mechanismus cachingus permittit CPU ut instructiones et notitias ex memoria externa unita in cellas et cella notitias independentium onerare permittat.

commodum

1. princeps perficientur：

   • Redigendum expectans tempus: CPU instructiones independens cella et notitia cache, simul instructiones ac notitias obtinere possunt, moram temporis minuentes et celeritas exsecutionis disciplinam meliorem.
   • Princeps cache hit rate: Ob inducta cella, notitiae et instructiones frequentius accessed e cella legere possunt, celeritati responsionis systematis emendandae.

2. flexibilitate et efficientiam：

   • Unificata repono flexibilitate: Methodus repono memoriae externae hybridorum flexibilitatem architecturae Neumann servat, programmata et notitias ad spatium repono dynamice collocant permittens.
   • Cache procuratio: Per administrationem cache, ratio efficaciter potest uti memoria band, certamina minuere, et altiore systematis efficientia emendare.

3. Simplicior design：

   • una memoria interfaceEtsi instructio independens et cinematographici notitia interne adhibentur, accessus ad memoriam externam est tamen per unum interfacetum, memoria simpliciorem administrationem.

defectus

1. design complexionem：

   • cache consistency: Curare necesse est cohaerentiam cellae et notitiae cellae instructionis, quae multiplicitatem consilii et exsecutionis auget.
   • Cache procuratio: Cache introductio cella administrandi machinas complexas requirit, ut cella substitutio strategies, cella constantia protocolla, etc.

2. Potentia consummatio auctus：

   • additional hardware ": Cache additis ferramentis et administratione logica, in aucta vis systematis consummationis inveniatur, quae specialem considerationem in applicationibus potentiae sensitivis requirit.

Applicationem locis

Melioratus Haval architectura late in processibus agendis et systematis infixae adhibetur, praesertim ea quae actionem efficientem instructionum et notitiarum simul requirunt. Typicam applicationes includit:

• Suspendisse ac Tabulettae: Opus ad efficaciter tractandum multitasking et multimedia applicationes multiplices.
• Imperium systema embedded: Ut industriae imperium, robots, electronica autocineta, etc., missiones quae altam realem vicissitudinem et summam constantiam requirunt.
• princeps perficientur computing: Ut servientes et centra data, quae altam perputationem et opera computationis efficientis requirunt.

4. Von Neumann Architecture

Architectura Neumann est exemplar computatorium quod a Ioanne von Neumann proponitur. Unio memoriae spatio utitur ad instructiones et notitias reponendas, ac accessiones CPU instructiones ac notitias sequentiter per idem bus.

Features：

• Una repono: Instructiones et notitia in eadem memoria reponuntur.
• una bus: CPU accessiones sequentes instructiones et notitia in memoria per unum bus.
• sequentem supplicium: Mandata et notitia ex memoria CPU legit et ea in ordine exequitur.

commodum：

• Simple consilio: Una memoria et una bus ratio, consilium et exsecutio sunt inter se simplices.
• Princeps flexibilitate: programmata et notitia idem spatium repono, et requisita repono dynamice adaptari possunt.

defectus：

• euismod bottleneckCum instructiones ac notitia per eosdem transmittuntur, CPU mandata et notitia simul legere non possunt, quae "Von Neumann bottleneck" causare ac limitare possunt.
• bus conflictus: Instructiones et notitia bus communicant, quae causant pugnae bus et efficientiam systematis afficiunt.

application: Architectura Neumann late adhibetur in machinis computandis generalibus, ut computatores personales, servitores et systemata infixa, ut ARM7 ARM7 primogenitus ARM.

5. Comparatio structuralis

memoria compages

• Von Neumann Architecture：

  • una memoria: Programma instructiones et notitia in eadem memoria reponuntur et accessed utens una bus memoria.
  • una notitia iter: Cum instructiones ac notitia eiusdem bus communicent, CPU unum tantum accessum memoriae praestare possunt (vel mandata vel legendi/scribendi notitia) per cyclum horologii.

• Harvard Architecture：

  • separatum memoria: Programma instructiones et notitia in diversis memoriis reponuntur, et singulae memoriae negotiorum ad instructiones ac notitias respective adipiscendae adhibentur.
  • iuris notitia iter: CPU instructiones ex memoria instructionis arcessere et legere/scribere notitias e notitia memoriae simul ad accessum parallelum consequi.

Euismod ac efficientiam

• Von Neumann Architecture：

  • euismod bottleneck: Cum instructiones et notitia eiusdem memoriae bus communicant, "Von Neumann bottleneck" proclivus est fieri, qui systematis parallelae facultatum processus et altioris effectus finitur.
  • Simplex et flexibilisConsilium et exsecutio sunt simplicia respective, apta ad varia genera computandi opera, et magna flexibilitate.

• Harvard Architecture：

  • princeps perficienturCum instructiones et notitia in diversis memoriis reponuntur, CPU instructiones et notitias in parallelis obtinere possunt, valde augentes efficientiam processus.
  • Reduce conflictu: Independentes instructio ac notitiarum bus conflictationes minuere ac systema emendare throughput ac exsecutionem efficientiam.

Design complexity

• Von Neumann Architecture：

  • Simple consilio: Unius memoriae et ratio bus, relative simplex ad consilium et effectum deducendi.
  • Securus ponere: Ob simplicem structuram, sustentationem et debugging systema facilia sunt.

• Harvard Architecture：

  • Complexa design: Duo memoriae sui iuris et systemata bus requiruntur, intricatio consiliorum et exsecutio augens.
  • Complexum ponere: Ob systematis scientifici sui iuris, systematis sustentationis et debugging sunt inter se complexi.

Applicationem locis

• Von Neumann Architecture：

  • generalis ratio computandi: late in programmatibus personalibus, servientibus et systematibus infixa, ut x86 processuum architecturae.
  • Primo microcontrollers: Ut quidam microcontrollers ex architectura 8051 innixi, ad simplices functiones usus adhibiti.

• Harvard Architecture：

  • Embedded Systems et Microcontrollers: ut ARM Cortex-M series microcontrolers, pro real-time potestate et MGE MGE.
  • Digital processor signum (DSP): Ut series C6000 TI, usus est ad processus audio, systemata communicationis et processus imaginis.

Summatim