प्रौद्योगिकी साझेदारी

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

कृपया पठन्तु[ARM GICv3/v4 व्यावहारिक शिक्षण]।

---

GIC N Wakeup Function इत्यस्य 1 सक्षमं कुर्वन्तु

ARM GICv3 (Generic Interrupt Controller third generation) विनिर्देशे "Enable 1 of N Wakeup" इति विशेषता प्रवर्तते स्म । एतत् विशेषता विशेषतया व्यत्ययप्रबन्धनस्य, संसाधनदक्षतायाः च उन्नयनार्थं निर्मितम् अस्ति । पारम्परिकव्यत्ययप्रक्रियायां यदा संसाधकः (CPU) व्यत्ययेन जागरितः भवति तदा तस्य सर्वान् लम्बितव्यत्ययान् नियन्त्रयितुं आवश्यकता भवति । परन्तु कदाचित् सर्वे व्यत्ययाः तात्कालिकाः न भवन्ति, सम्भवतः एकस्य वा कतिपयानां वा व्यत्ययानां सद्यः निवारणं करणीयम् । "Enable 1 of N Wakeup" इति सुविधा प्रणालीं अधिकलचीलतया एतां स्थितिं प्रबन्धयितुं शक्नोति, केवलं उच्चतमप्राथमिकतायुक्तान् व्यत्ययान् नियन्त्रयितुं प्रोसेसरं जागृत्य कार्यक्षमतां सुधरयति

मौलिक

"१ of N Wakeup"विशेषता GIC इत्यनेन प्रोसेसरं जागृतुं बहुषु लम्बितव्यत्ययेषु सर्वोच्चप्राथमिकतायुक्तं व्यत्ययं चयनं कर्तुं शक्नोति। अस्य अर्थः अस्ति यत् प्रोसेसरं सर्वैः लम्बितव्यत्ययैः जागृतस्य स्थाने विशिष्टं व्यत्ययं नियन्त्रयितुं जागृतुं शक्यते । एतेन संख्या न्यूनीकर्तुं शक्यते प्रोसेसर-जागरणस्य, विद्युत्-उपभोगस्य रक्षणं, प्रोसेसर-दक्षतां च सुधारयितुम् ।

कार्य तन्त्र

यदा एतत् विशेषता सक्षमं भवति