기술나눔

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

선생님이 핀 하나하나를 사용하기 때문에분류핀을 사용한 마이크로 컨트롤러의 회로도를 찾지 못했습니다.순서대로각 모듈의 스크린샷을 하나씩 표시하기에는 레이아웃이 불편하므로 이 부분에서는 교사의 회로도를 사용합니다.

1. 전원 공급 장치

1.1 전원 공급 장치 소개

1.1.1 디지털 전원 및 접지(VDD 및 VSS)

디지털 파워 핀은 모든 디지털 회로 부품에 전압을 제공합니다. 이러한 디지털 회로에는 다음이 포함됩니다.

• 프로세서 코어: 명령을 실행하고 데이터를 처리합니다.
• 메모리: 프로그램과 데이터를 저장하는 데 사용되는 플래시 및 SRAM을 포함합니다.
• 디지털 주변기기: GPIO, UART, SPI, I2C, TIMERS 등을 포함하여 다양한 디지털 통신 및 제어에 사용됩니다.
• 내부 발진기: 프로세서 및 기타 주변 장치를 구동하기 위해 클록 신호를 생성합니다.

디지털 방식으로핀은 다음을 포함한 모든 디지털 회로 부품에 대한 접지 기준점을 제공합니다.

• VDD를 통해 공급된 모든 전류는 결국 VSS로 돌아가 완전한 전류 루프를 형성합니다.
• PCB 설계에서 모든 VSS 핀은 일반적으로 전기 잡음과 간섭을 줄이기 위해 공통 접지면에 연결됩니다.

1.1.2 아날로그 전원 및 접지(VDDA 및 VSSA)

아날로그 전원 공급 장치 핀은 모든 아날로그 회로 부품에 전압을 제공합니다. 주로 다음을 포함합니다:

• ADC(아날로그-디지털 변환기): 아날로그 신호를 디지털 신호로 변환합니다.
• DAC(디지털-아날로그 변환기): 디지털 신호를 아날로그 신호로 변환합니다.
• 내부 기준 전압 소스: 변환 정확도를 보장하기 위해 ADC 및 DAC에 안정적인 기준 전압을 제공합니다.

유사하게핀은 다음을 포함한 모든 아날로그 회로 부품에 대한 접지 기준점을 제공합니다.

• VSS와 마찬가지로 VDDA를 통해 공급되는 모든 전류는 결국 VSSA로 돌아가 완전한 전류 루프를 형성합니다.

1.1.3 두 전원 공급 장치의 차이점 및 연결

디지털 회로는 일반적으로 고주파수 스위칭 잡음을 생성합니다. 이러한 잡음이 아날로그 회로를 직접 방해하면 아날로그 신호가 불안정해지고 정확도가 저하됩니다. 따라서 별도의 아날로그 전원 공급 장치와 접지를 사용하면 이러한 간섭을 줄일 수 있습니다.

아날로그 회로에는 정확한 신호 처리를 보장하기 위해 매우 깨끗하고 안정적인 전원 공급 장치가 필요하므로 VDDA는 종종 추가 필터링 회로와 분리됩니다.

아날로그 회로의 디지털 회로에서 발생하는 고주파 노이즈의 간섭을 줄이기 위해 VSSA와 VSS는 일반적으로 PCB 설계에서 별도로 처리되며 일반적으로 전원 입구 근처의 단일 지점에만 연결됩니다.

1.2 필터링 소개

마이크로컨트롤러에서 사용할 3.3V 전원 공급 장치를 소개합니다.

(1) 120R 자기구슬

• 효과: 자기 비드는 전력선에 직렬로 연결된 고주파 임피던스 구성 요소입니다.고주파 노이즈가 전력선을 따라 전파되는 것을 방지합니다.
• 원칙: 자기 비드는 DC 및 저주파 AC 신호에서는 낮은 임피던스를 나타내지만 고주파에서는 높은 임피던스를 나타내므로 고주파 노이즈를 필터링합니다.
• 선택하다: 120Ω 페라이트 비드는 일반적으로 중간 주파수 범위의 잡음 억제에 사용됩니다. 고주파수 범위에서 충분한 임피던스를 제공하여 잡음을 감쇠시킵니다.

(2) 10μF 커패시터

• 효과: 저주파 필터링을 위한 10μF 커패시터,부드러운 DC 전압, 저주파 전원 공급 장치 변동을 제거합니다.
• 원칙: 커패시턴스 값이 클수록 저주파에서 임피던스가 작아지므로 DC 전압을 효과적으로 평탄화하고 저주파 잡음을 필터링할 수 있습니다.
• 위치: 10μF 커패시터는 일반적으로 전원 입구에 배치되어 전력 네트워크 전체의 전압을 평활화합니다.

(3) 0.1μF 커패시터

• 효과: 고주파 필터링을 위한 0.1μF 커패시터,고주파 노이즈 및 스파이크 간섭을 억제합니다.
• 원칙: 커패시턴스 값이 작을수록 고주파수에서 임피던스가 작아지고 고주파수 잡음 및 스파이크 간섭을 효과적으로 필터링할 수 있습니다.
• 위치: 0.1μF 커패시터는 일반적으로 가장 효과적인 고주파수 잡음 필터링을 제공하기 위해 IC에 최대한 가깝게 각 VDD/VDDA 핀 근처에 배치됩니다.

(4) 10nF 커패시터

• 보조 필터링 밴드: 다른 필터 커패시터(10μF, 0.1μF)와 함께 사용하면 더 넓은 주파수 범위를 커버할 수 있으며 아날로그 전원 공급 장치에 대한 전대역 전원 공급 장치 잡음 억제 기능을 제공할 수 있습니다(위에서 언급한 것처럼 아날로그 전원 공급 장치는 매우 순수해야 함). .

1.3 회로도

1.4 첸은 이해한다(아마 나만 이해할 수 있을 것이다)

신호 라인의 차동 신호와 같은 디지털 신호(디지털 전원 공급 장치), 1은 1, 0은 0이며 차이가 상당히 커서 혼동하기 쉽지 않지만 빠르게 변경되며 다른 형태의 신호에 간섭이 있습니다(여기서는 참조) 아날로그 신호)이므로 디지털 신호와 아날로그 신호가 구별됩니다.

둘째, 아날로그 신호는 1은 1이고 0은 0인 디지털 신호와는 다릅니다. 해당 값은 해당 이진수로 변환되므로 더 정확해야 하며 필터링은 더 엄격해야 합니다.

2. 재설정

2.1 작업과정

1. 정상적인 작동 상태: 리셋 버튼을 누르지 않으면 풀업 저항이 RST 핀을 High로 유지합니다. 현재 마이크로컨트롤러는 정상적인 작동 상태입니다.
2. 재설정 버튼을 누르세요. 리셋 버튼을 누르면 RST 핀이 접지로 직접 낮아집니다. 이는 마이크로컨트롤러의 재설정 프로세스를 트리거합니다.
3. 재설정 버튼을 놓습니다. 리셋 버튼을 놓으면 RST 핀은 풀업 저항을 통해 하이 레벨로 돌아갑니다. 복구 프로세스 중에 일시적인 잡음을 필터링하고(프레스 프로세스 중에도 디커플링이 있음) RST 핀이 안정적으로 높은 레벨로 돌아가서 마이크로컨트롤러가 재설정 상태에서 제대로 시작할 수 있도록 하려면 디커플링 커패시터가 필요합니다.

2.2 특별한 상황

• 외부 간섭: 전자기 간섭이 강한 환경에서는 리셋 핀이 간섭을 받아 잘못된 리셋이 발생할 수 있습니다. 적절한 필터링 회로(예: 더 큰 커패시터 또는 더 낮은 풀업 저항기)는 간섭 내성을 더욱 향상시킬 수 있습니다.
• 재설정 시간: 디커플링 커패시터의 값은 재설정 신호의 시상수를 결정합니다. 커패시턴스가 클수록 재설정 시간이 길어지지만 저주파 잡음을 더 효과적으로 필터링할 수 있습니다. 실제 용도에 따라 선택해야 합니다.

2.3 어리석은 질문이 있습니다

질문: 전원 공급 장치가 아날로그 전원 공급 장치 VDDA 대신 디지털 전원 공급 장치 VDD로 풀업되는 이유는 무엇입니까?

답변:

1. 전원 공급 안정성

VDD 안정성: VDD는 일반적으로 전압 조정기에 의해 직접 전원을 공급받는 디지털 전원 공급 장치입니다. 전압은 상대적으로 안정적이며 전원을 켜면 안정적인 값에 빠르게 도달할 수 있습니다. 리셋 회로에는 리셋 신호의 신뢰성을 보장하기 위해 안정적인 전압 소스가 필요합니다.

VDDA는 VDD에 따라 다릅니다. VDDA는 매우 안정적이지만 일반적으로 전원 공급 장치로 VDD를 사용하며 일부 설계에서는 VDDA가 필터링되어 아날로그 회로의 요구 사항에 맞게 조정될 수 있으며 시작 속도와 안정성이 약간 떨어질 수 있습니다. VDD보다 느립니다.

2. 리셋 회로가 디지털 회로에 미치는 영향

재설정 회로는 주로 디지털 회로를 대상으로 합니다. 재설정 신호는 주로 STM32 내부의 디지털 회로(CPU 및 주변 장치 포함)를 재설정하는 데 사용됩니다. 디지털 회로의 동작 전압은 VDD이므로 리셋 핀을 VDD까지 끌어올리는 것이 더 적절합니다.

3. 전원 전류 부하 고려 사항

VDD 전류 성능: VDD 전원 공급 장치의 전류 공급 용량은 프로세서, 메모리 및 주변 장치를 포함한 전체 디지털 부품에 전원을 공급하기 때문에 일반적으로 VDDA보다 큽니다. 풀업 저항의 전류 부하는 VDD에 최소한의 영향을 미칩니다.

VDDA 로드 요구 사항이 높습니다. VDDA 전원 공급 장치는 주로 아날로그 부품(예: ADC, DAC 등)을 공급합니다. 이러한 회로는 전원 공급 장치의 리플 및 노이즈에 대한 요구 사항이 더 높습니다. 풀업 저항을 VDDA에 연결하면 불필요한 부하와 잡음이 발생하여 아날로그 회로의 성능에 영향을 미칠 수 있습니다.

2.4 회로도

3. 부팅 시작

3.1 소개

BOOT 핀(BOOT0 및 BOOT1)은 마이크로 컨트롤러의 시작 모드를 선택하는 데 사용됩니다. 아래 그림과 같이 다양한 핀 레벨 조합을 통해 다양한 시작 모드를 선택할 수 있습니다.

3.2 회로

2×3 수 핀 헤더를 통해 마이크로컨트롤러의 BOOT0 및 BOOT1 핀을 빼냅니다.점퍼 캡 위로 VDD_MCU(1)를 선택하고 아래로 GND(0)를 선택하여 마이크로컨트롤러의 시작 모드를 구성합니다. 교사가 선택한 시작 방법은 아래와 같이 내장 SRAM에서 부팅하는 것입니다.

4. 크리스탈 회로

4.1 STM32에 두 개의 수정 발진기 회로가 필요한 이유는 무엇입니까?

STM32 마이크로컨트롤러는 일반적으로 두 개의 수정 발진기 회로를 사용하여 다양한 클록 요구 사항을 충족합니다.

• 주요 수정 발진기 회로(8MHz): 메인 시스템 클럭(HSE, High-Speed ​​​​External Clock)을 제공하는데 사용됩니다. 이 클럭 소스는 일반적으로 마이크로 컨트롤러의 핵심 처리 장치, 고속 주변 장치(예: USB, CAN 등) 및 고정밀, 고속 클럭이 필요한 기능에 사용됩니다.
• 2차 수정 발진기 회로(32.768kHz): 저전력 클럭(LSE, Low-Speed ​​​​External Clock)을 제공하는데 사용됩니다. 이 클록 소스는 일반적으로 저전력 모드의 실시간 클록(RTC, Real-Time Clock) 및 타이밍 기능에 사용됩니다. 32.768kHz의 주파수는 1초 클록 주기를 생성하는 데 편리하게 사용할 수 있으므로 타이밍에 적합합니다(32,768은 2의 15승으로 이진 계산에 적합함).

4.2 이 두 수정 발진기 회로의 주파수는 왜 그런가요?

다양한 주파수와 사양의 수정 발진기를 선택하는 이유는 주로 다음과 같습니다.

• 8MHz 수정 발진기(주 수정 발진기):

  • 주파수 선택: 8MHz는 STM32 코어 및 고속 주변 장치의 클록 요구 사항을 충족할 수 있는 일반적으로 사용되는 고주파수입니다.
  • 부하 용량(22pF): 이 주파수에서 수정 발진기의 안정성과 신뢰성을 보장합니다. 22pF는 수정 발진기의 부하 요구 사항을 일치시키는 데 사용되는 일반적인 부하 용량 값입니다.

• 32.768kHz 수정 발진기(보조 수정 발진기):

  • 주파수 선택: 32.768kHz는 표준 RTC 수정 발진기 주파수이며 저전력 클록 애플리케이션에 적합합니다.
  • 부하 용량(10pF): 이 낮은 값의 커패시터는 저주파 수정 발진기에 적합하여 저주파에서 안정적인 발진을 보장합니다.

4.3 수정 발진기 회로는 어떻게 작동합니까? (4.4와 4.5의 문제를 이해하는 것이 더 쉽습니다)

(1) 수정 발진기가 발진하기 시작합니다.

• 전원이 켜지면 수정 발진기가 약한 발진 신호를 생성하기 시작합니다.
• 이 신호는 OSC_IN 핀을 통해 STM32 내부 발진기 회로로 들어갑니다.

(2) 부하 용량 조정

• C1 및 C2 커패시터는 크리스털과 함께 작동하여 크리스털이 공칭 주파수에서 진동하도록 합니다.
• 부하 커패시턴스 값은 일반적으로 10pF ~ 22pF 범위에서 선택되지만 실제 값은 수정 발진기 사양 및 회로 기판의 기생 커패시턴스에 따라 조정되어야 합니다.

(3) 신호 증폭

• STM32 내부의 발진기 회로는 입력된 약한 발진 신호를 증폭하고 안정적인 클럭 신호를 생성합니다.
• 이 안정적인 클록 신호는 OSC_OUT 핀을 통해 출력되며 STM32의 시스템 클록으로 사용됩니다.

(4) 신호 피드백

• 발진기 회로는 증폭된 발진 신호를 OSC_OUT 핀을 통해 수정 발진기 회로에 다시 공급하여 수정 발진기의 발진을 계속 유지합니다.
• 이 피드백 루프는 수정 발진기가 계속해서 안정적인 발진 신호를 생성할 수 있도록 보장합니다.

(이제 수정 발진기 회로에 루프가 있다는 것을 이해했습니다.)

4.4 주 수정 발진기 회로 OSC의 저항이 큰 이유는 무엇입니까? 효과가 있나요?

주요 수정 발진기 회로에는 대형 1MΩ 저항(일반적으로 OSC_IN과 OSC_OUT 사이에 연결됨)이 포함되어 있습니다.

• 시작 문제를 방지하려면: 대형 저항기는 초기 피드백 경로를 제공하여 전원을 켤 때 수정 발진기가 빠르게 시작되도록 돕고 불안정한 초기 조건으로 인한 시작 문제를 방지합니다.
• 안정적인 진동: 큰 저항은 발진기의 시작 프로세스를 안정화하고 발진기가 시작된 후 신속하게 안정적인 상태에 들어갈 수 있도록 보장할 수 있습니다.

(간단히 말하면 4.3에서 언급한 전류루프를 빠르게 형성한다는 뜻이다.)

4.5 2차 수정 발진기 회로 OSC32의 저항이 크지 않은 이유는 무엇입니까?

2차 수정 발진기 회로에 일반적으로 큰 저항이 필요하지 않은 이유는 다음과 같습니다.

• 주파수와 전력이 낮습니다. 32.768kHz 수정 발진기는 매우 낮은 주파수와 전력에서 작동하며 시동에 도움이 되는 추가 저항이 필요 없이 비교적 쉽게 시동할 수 있습니다.
• 저전력 소비 설계: 2차 수정 발진기 회로는 일반적으로 RTC 및 저전력 애플리케이션에 사용됩니다. 큰 저항을 추가하면 전력 소비가 증가하고 저전력 설계 요구 사항을 충족하지 않습니다.

4.6 회로도

5. RTC 실시간 시계

5.1 VBAT 핀의 기능

VBAT 핀은 RTC 및 백업 레지스터에 전원을 공급하는 데 사용되므로 주 전원 공급 장치가 제거되어도 RTC가 계속 작동할 수 있습니다.

5.2 설계 원칙

1. 주 전원 공급 장치(VDD_MCU): 주 전원 공급 장치(VDD_MCU)에 전원이 공급되면 BAT54-C 다이오드가 순방향 바이어스되고 VBAT 핀은 다이오드를 통해 VDD_MCU의 전압을 얻으며 RTC 및 백업 레지스터가 정상적으로 작동합니다.
2. 백업 전원 공급 장치: 주 전원 공급 장치가 분리되면 BAT54-C 다이오드는 전류의 역류를 방지합니다. RTC 및 백업 레지스터는 ZH1.25-2A 커넥터를 통해 백업 전원 공급 장치(예: 버튼 배터리)에서 계속 전원을 공급받을 수 있습니다. , RTC 시간 및 백업 데이터가 손실되지 않도록 합니다.

5.3 개략도

5.3.1BAT54-C 다이오드의 기능

1. 보장된 전원 공급 장치: 주 전원 공급 장치가 존재할 때 다이오드는 순방향 바이어스되어 VBAT 핀이 안정적인 전압 공급을 받도록 합니다. 주 전원 공급 장치가 분리되면 다이오드는 역방향 바이어스되고 백업 전원 공급 장치가 즉시 전원 공급 장치를 대신합니다. RTC는 계속 운영됩니다.
2. 역전류 방지: 주전원 연결이 끊어지면 백업 전원 전류가 주전원 회로로 역류하지 않도록 하여 불필요한 전력 소비 및 회로 손상을 방지하십시오. 동시에, 주전원 공급이 정상적으로 공급되면 칩의 전류가 백업 배터리로 역류하여 손상을 초래하지 않도록 보장됩니다.

5.3.2 ZH1.25-2A 커넥터의 기능

1. 백업 전원 인터페이스: 백업 전원 연결을 위한 인터페이스를 제공하여 배터리나 기타 백업 전원을 쉽게 연결하고 교체할 수 있습니다.
2. 전원 공급 경로를 확인하십시오. ZH1.25-2A 커넥터를 통해 백업 전원 공급 장치는 VBAT 핀에 안정적으로 전압을 제공하여 RTC 전원 공급 장치가 중단되지 않도록 할 수 있습니다.

6. 플래시 칩

6.1 칩 기능

STM32 마이크로컨트롤러에서 외부 플래시 메모리(예: 이 프로젝트에 사용된 W25Q64JVSSIQ)는 일반적으로 펌웨어, 데이터 로그 또는 비휘발성 스토리지가 필요한 기타 애플리케이션을 저장하는 데 사용됩니다.

6.1 핀 소개 및 회로 설계 개념

1. CS# (칩 선택):

• 설계: CS# 핀은 PA15 핀을 통해 제어됩니다. 낮은 레벨은 칩을 활성화하고, 높은 레벨은 칩을 끕니다.
• 원칙: CS#이 로우이면 플래시 칩이 선택되고 STM32가 이와 통신할 수 있습니다. CS#이 하이이면 플래시 칩이 비활성화됩니다. 여러 SPI 장치가 동일한 SPI 버스를 공유할 수 있으므로 다른 장치도 통신할 수 있습니다.

2. SO(직렬 출력):

• 설계: SO 핀은 PB4 핀(MISO, Master In Slave Out)을 통해 STM32에 연결됩니다.
• 원칙: SPI 통신에서 플래시 칩에서 STM32로 데이터를 보내는 데 사용됩니다.

3. WP# (쓰기 보호):

• 설계: WP# 핀은 3.3V 전원 공급 장치에 직접 연결됩니다.
• 원칙: 쓰기 방지 기능을 비활성화하고 쓰기 작업을 활성화하려면 WP#을 하이 레벨(3.3V)에 연결하세요.

4. GND(접지):

• 설계: GND 핀은 접지에 연결됩니다.
• 원칙: 칩에 전원 회로를 제공합니다.

5. SI(직렬 입력):

• 설계: SI 핀은 PB5 핀(MOSI, Master Out Slave In)을 통해 STM32에 연결됩니다.
• 원칙: SPI 통신에서 STM32에서 플래시 칩으로 데이터를 보내는 데 사용됩니다.

6. CLK(클럭):

• 설계: CLK 핀은 PB3 핀을 통해 STM32에 연결됩니다.
• 원칙: STM32에 의해 생성 및 제어되는 SPI 통신용 클록 신호를 제공합니다.

7. HOLD3#:

• 설계: HOLD3# 핀은 3.3V 전원 공급 장치에 연결됩니다.
• 원칙: HOLD3#을 하이 레벨(3.3V)에 연결하면 일시 정지 기능이 비활성화되고 플래시 칩이 정상적으로 작동할 수 있습니다.

8. VCC(전원 공급):

• 설계: VCC 핀은 3.3V 전원 공급 장치에 연결됩니다.
• 원칙: 플래시 칩에 작동 전압을 제공합니다.

9. 파워 필터 회로

• 설계: 3.3V 전원 공급 장치는 0.1uF 커패시터를 통해 접지에 연결됩니다.
• 원칙: 디커플링 커패시터는 전력선의 고주파 노이즈를 필터링하고 전원 공급을 안정화하며 플래시 칩의 정상적인 작동을 보장하는 데 사용됩니다.

6.2 회로 동작

1. 전원 켜짐: 3.3V 전원 공급 장치는 플래시 칩에 전원을 공급하고 커패시터는 전원 공급 장치 노이즈를 필터링합니다.
2. SPI 통신: STM32는 SPI 인터페이스(PA15, PB3, PB4, PB5 핀)를 통해 플래시 칩과 통신합니다.
   • PA15는 CS#을 제어하고 칩을 선택합니다.
   • PB3은 클록 신호(CLK)를 제공합니다.
   • PB5는 플래시 칩(MOSI)으로 데이터를 보냅니다.
   • PB4는 플래시 칩(MISO)의 데이터를 수신합니다.
3. 쓰기 방지: WP#(아래 그림의 IO2)은 쓰기 작업이 비활성화되지 않도록 하고 데이터 쓰기를 용이하게 하기 위해 상위 레벨에 연결됩니다.
4. 일시 정지 기능: HOLD3#(아래 그림의 IO3)은 하이 레벨에 연결되어 일시 정지 기능을 비활성화하고 정상적인 작동을 보장합니다.

6.3 기타 설계 방법

1. 하드웨어 쓰기 보호: 하드웨어 쓰기 방지 기능이 필요한 경우 WP# 핀을 STM32의 GPIO 핀에 연결하고 소프트웨어를 통해 쓰기 방지 상태를 제어할 수 있습니다.
2. 더 큰 커패시터를 사용하십시오. 전원 필터 회로에서는 실제 상황에 따라 전원 전압을 더욱 평활화하기 위해 더 큰 용량의 커패시터(예: 1uF 또는 10uF)를 사용할 수 있습니다.
3. 버퍼 회로 추가: 시끄러운 환경에서는 SPI 신호 라인에 버퍼 회로를 추가하여 통신 신뢰성을 향상시킬 수 있습니다. (구체적인 방법: 버퍼 칩, 직렬 저항기, 커패시터 필터링 사용, 차폐 케이블 사용)

7. SWD 디버깅 인터페이스

SWD(Serial Wire Debug)는 ARM Cortex-M 시리즈 마이크로컨트롤러에서 널리 사용되는 디버깅 및 프로그래밍 인터페이스입니다. 두 개의 데이터 라인(SWDIO, SWCLK)을 통해 효율적인 디버깅 및 프로그래밍이 가능하며 기능은 다음과 같습니다.

• 디버깅 및 프로그래밍: SWD 인터페이스는 마이크로컨트롤러 디버깅 및 프로그래밍을 위한 표준 인터페이스입니다. 이를 통해 펌웨어 다운로드, 디버깅, 중단점 설정, 변수 보기 등의 작업을 수행할 수 있습니다.
• 단순화된 연결: 표준화된 핀과 인터페이스를 통해 디버거를 쉽게 연결할 수 있어 디버깅 및 프로그래밍 프로세스가 단순화됩니다.
• 안정적인 통신: 풀업 및 풀다운 저항을 통해 유휴 상태에서 신호 라인이 안정적인 레벨에 있도록 하여 노이즈 간섭을 방지합니다.

이 프로젝트의 회로 부분은 세 부분으로 구성됩니다.

1. HDR-M-2.54 1x5
   
2. XYXH2.54-5A11
   
3. Jianniu 2.54mm 2x10 직선
   

이 세 부분은 모두 SWD 인터페이스를 제공하지만 형태와 연결 방법이 약간 다릅니다.

7.1 HDR-M-2.54 1x5

7.1.1 회로도

7.1.2 기능 및 원리

• VCC 및 GND: 디버거와 STM32가 공통 전원 참조를 갖도록 전원 및 접지선을 제공하십시오.
• NRST : STM32를 외부적으로 재설정하는 데 사용됩니다.디버거는 NRST 핀을 제어할 수 있습니다.STM32 재설정 。
• SWDIO(Serial Wire Debug Input/Output): 직렬 와이어 디버그 입력/출력 디버깅 및 프로그래밍 데이터 전송을 위한 양방향 데이터 라인.
• SWCLK(Serial Wire Clock) : 직렬 와이어 클럭 디버거에 의해 생성된 클록 신호는 SWD 통신을 위한 타이밍 참조를 제공합니다.

7.2 XYXH2.54-5A11

7.2.1 회로도

7.2.2 기능과 원리

이 부분은 HDR-M-2.54 1x5와 기능은 동일하지만 핀과 연결 형태가 다릅니다.

7.3 풀업 및 풀다운 저항

전자에는 풀업 저항과 풀다운 저항이 있는데 후자에는 없는 이유에 대한 설명은 다음과 같습니다.

(1) 풀업 및 풀다운 저항 선택 시 고려 사항

1. 주변 소음: 시스템이 잡음이 심한 환경에서 작동하는 경우 풀업 및 풀다운 저항을 추가하는 것이 좋습니다.
2. 핀 안정성: 디버거가 연결되지 않거나 활성화되지 않은 경우 핀이 안정적으로 유지되는지 확인해야 합니다.
3. 디버거 기능: 일부 디버거에는 풀업 및 풀다운 저항이 내부에 통합되어 있으며 외부 저항은 생략할 수 있습니다.

(2) HDR-M-2.54 1x5에 풀업 및 풀다운 저항이 있는 이유는 무엇입니까?

• 적용 가능성: HDR-M-2.54 1x5 설계에는 풀업 및 풀다운 저항이 통합되어 디버거가 연결되지 않거나 활성화되지 않은 경우 핀이 안정적으로 유지되도록 합니다.
• 신뢰성 향상: 풀업 저항과 풀다운 저항을 사용하여 디버거가 연결되지 않거나 구동되지 않을 때 노이즈로 인한 오작동을 방지함으로써 시스템의 신뢰성을 향상시킨다.

      특정 연결

• SWDIO(풀업): 10kΩ 저항은 디버거가 연결되지 않은 경우 SWDIO 핀이 하이 상태를 유지하고 플로팅을 방지하도록 최대 3.3V까지 끌어옵니다.
• SWCLK(풀다운): 플로팅을 방지하기 위해 디버거가 연결되지 않은 경우 SWCLK 핀이 낮게 유지되도록 10kΩ 저항을 접지로 풀다운합니다.

(3) XYXH2.54-5A11에 풀업 및 풀다운 저항이 없는 이유는 무엇입니까?

• 설계 단순화: XYXH2.54-5A11은 설계 단순성을 위해 풀업 및 풀다운 저항기를 생략하여 다양한 디버거를 사용할 때 더 많은 유연성을 제공합니다.
• 외부 회로에 따라 다름: 일부 디자인에서는 그럴 수도 있습니다.디버거 또는 개발 보드의 풀업 및 풀다운 저항에 의존하여,인터페이스 회로에서 직접 구성하는 대신.
• 다양한 환경: 일부 응용 환경에서는 외부 간섭이 적고 풀업 및 풀다운 저항에 대한 수요가 강하지 않다고 간주하여 생략할 수 있습니다.

7.4 제인 니우 2.54mm 2x10 스트레이트

디버깅에는 두 가지 디버깅 모드가 있다는 점을 여기서 언급해야 합니다.： JTAG 모드와 SWD 모드는 전자가 인터페이스가 많아 복잡한 하드웨어 설계에 더 적합한 반면, 후자는 신호 라인이 적고 제한된 임베디드 시스템에 적합합니다.여기에 예약되어 있습니다 JTAG 인터페이스(향후 개선에 편리함)는 ​​SWD 모드만 사용합니다.

7.4.1 회로도

7.4.2 기능과 원리

같은 상기와.

7.4.3 확장

이 부분은 표준 JTAG 인터페이스 형태를 제공하지만 SWD에서 요구하는 핀만 사용합니다.사용되지 않은 나머지 핀은 연결되지 않았거나 줄이 그어진 것으로 표시됩니다.

(1) 교차된 핀

1. TRST(핀 3):

   • 기능: JTAG 디버깅 로직을 재설정하는 데 사용되는 JTAG 재설정 신호.
   • 포크한 이유: SWD 모드에서는 별도의 JTAG 리셋 신호가 필요하지 않기 때문에 TRST 핀을 사용하지 않습니다.

2. TDI(핀 5):

   • 기능: 테스트 데이터를 입력하는 데 사용되는 JTAG 테스트 데이터 입력.
   • 포크한 이유: SWD 모드에서는 별도의 데이터 입력 핀이 필요하지 않기 때문에 TDI 핀을 사용하지 않습니다.

3. TDO/SWO(핀 13):

   • 기능:
     • TDO（테스트 데이터 출력）: 테스트 데이터를 출력하는 데 사용되는 JTAG 테스트 데이터 출력.
     • SWO（직렬 와이어 출력）： SWD 모드에서는 디버깅 정보 출력을 위한 직렬 출력으로 사용됩니다.
   • 포크한 이유: 일부 단순화된 설계에서는 SWO 핀이 사용되지 않거나 연결되지 않습니다.

4. NC(핀 9, 11, 15, 17):

   • 기능: 연결되지 않음, 특정 기능이 할당되지 않았습니다.
   • 포크한 이유: 이 핀은 특정 디자인에는 사용되지 않습니다.

(2) 다중화 핀에 대한 설명

다중화 핀(TMS/SWDIO, TCK/SWCLK)은 이중 기능을 가지며 JTAG 및 SWD 디버깅 프로토콜을 모두 지원합니다. 구체적인 기능은 다음과 같습니다.

1. TMS/SWDIO(핀 7):

   • TMS（테스트 모드 선택）： JTAG 모드에서는 테스트 모드를 선택하는데 사용됩니다.
   • SWDIO(Serial Wire Debug Input/Output) : SWD 모드에서는 디버깅 및 프로그래밍 데이터를 전송하는 양방향 데이터 라인 역할을 합니다.

2. TCK/SWCLK(핀 9):

   • TCK（테스트 클록）： JTAG 모드에서는 테스트 클럭 신호를 제공하는 데 사용됩니다.
   • SWCLK（Serial Wire Clock）： SWD 모드에서는 직렬 클록 신호를 제공하는 데 사용됩니다.

(3) 재사용 기능의 활용

실제 사용 시 디버거와 마이크로컨트롤러는 구성에 따라 적절한 디버그 프로토콜과 핀 기능을 선택합니다. 예를 들어:

• SWD 모드를 선택하면 TMS/SWDIO 핀이 SWDIO로 구성되고 TCK/SWCLK 핀이 SWCLK로 구성됩니다.
• JTAG 모드를 선택하면 TMS/SWDIO 핀은 TMS로 구성되고 TCK/SWCLK 핀은 TCK로 구성되며 TDI 및 TDO 핀을 사용할 수 있습니다.

(4) 기타 하드웨어 설계 솔루션

위의 디자인 옵션 외에도 고려할 수 있는 다른 디자인이 있습니다.

1. SWD 인터페이스만 해당: SWD 디버깅 기능만 필요한 경우 SWDIO 및 SWCLK 핀만 유지하고 불필요한 JTAG 핀을 저장하면 됩니다.
2. 다기능 인터페이스: JTAG와 SWD를 동시에 지원하고 필요에 따라 전환할 수 있는 다기능 디버깅 인터페이스를 설계합니다.
3. 온보드 디버거: ST-LINK와 같은 온보드 디버거를 개발 보드에 직접 통합하여 보다 편리한 디버깅 및 프로그래밍 인터페이스를 제공하도록 설계하십시오.

(5) 기타 디버깅 모드

SWD 및 JTAG 모드 외에도 여러 가지 다른 디버깅 및 프로그래밍 모드가 있습니다.ISP、UART、I2C、SPI기다리다.

8. STM32

메인 이벤트가 여기인데 좀 긴장되네요.