Partage de technologie

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

---

Préface

     今天学习下FPGA的最小系统
1

1. Système minimum FPGA

Le système minimum FPGA est similaire au système minimum STM32, composé deSource de courant，Oscillateur à cristal de circuit d'horloge，réinitialiseretInterface de débogage JTAGainsi quePuce de configuration FLASHLa plus grande différence entre celui-ci et le STM32 est qu'il doit disposer d'une puce de configuration flash externe pour enregistrer le programme lorsqu'il est hors tension. En conséquence, il existe de nombreux types de puces de configuration, il existe donc des broches de mode de configuration dédiées sur le FPGA.

Deuxièmement, la partie alimentation est comparée à l’alimentation unique du microcontrôleur. La plupart des FPGA nécessitent au moins trois rails d’alimentation pour l’alimentation de chaque banque IO.VCCO，Alimentation auxiliaire VCCAUX ,etAlimentation principale VCCINT。

Module d'horloge, le microcontrôleur utilise des broches fixes et est généralement un oscillateur à cristal passif.FPGA est un oscillateur à cristal actif, et doit seulement être connecté à une broche d'horloge globale
La dernière différence réside dans le circuit de réinitialisation. Étant donné que le FPGA est composé de ressources matérielles pures, il n'a pas de broche de réinitialisation dédiée.Mais parfois, pour faciliter le débogage, un bouton de réinitialisation personnalisé sera configuré, qui peut être connecté à n'importe quelle E/S. Bien sûr, il est préférable de le connecter à la broche de l'horloge globale.
La fonction JTAG du FPGA est la même que celle du STM32, qui est utilisée pour le débogage en ligne et la solidification du programme. Cependant, l'utilisation de la fonction de débogage en ligne est très différente puisque STM32 est exécuté de manière séquentielle, davantage de débogage est observé via des points d'arrêt. alors que FPGA est une composition logique matérielle,Le débogage en ligne ressemble davantage à un analyseur logique. Définissez les conditions de déclenchement pour afficher les relations temporelles.Bien entendu, les FPGA haut de gamme ont d'autres fonctions, mais même le plus petit système ne peut s'en passer.

Résumer

faire référence à:Système minimal FPGA