Compartir tecnología

Notas de estudio de FPGA (1) Sistema mínimo de FPGA

2024-07-12

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Insertar descripción de la imagen aquí

Directorio de artículos


Prefacio

     今天学习下FPGA的最小系统
  • 1

1. Sistema mínimo FPGA

El sistema mínimo FPGA es similar al sistema mínimo STM32, que consta deFuente de alimentaciónOscilador de cristal del circuito de relojreiniciaryInterfaz de depuración JTAGasí comoChip de configuración FLASHLa mayor diferencia entre este y STM32 es que debe tener un chip de configuración flash externo para guardar el programa cuando está apagado. En consecuencia, existen muchos tipos de chips de configuración, por lo que hay pines de modo de configuración dedicados en la FPGA.

En segundo lugar, la parte de la fuente de alimentación se compara con la fuente de alimentación única del microcontrolador. La mayoría de los FPGA requieren al menos tres rieles de alimentación para el suministro de energía de cada banco IO.Compañía de crédito variableFuente de alimentación auxiliar VCCAUX ,yFuente de alimentación central VCCINT

Módulo de reloj, microcontrolador que utiliza pines fijos y suele ser un oscilador de cristal pasivo.FPGA es un oscilador de cristal activo, y solo necesita estar conectado a un pin de reloj global
La última diferencia es el circuito de reinicio. Dado que FPGA se compone de recursos de hardware puros, no tiene un pin de reinicio dedicado.Pero a veces, para facilitar la depuración, se configurará un botón de reinicio personalizado, que se puede conectar a cualquier IO. Por supuesto, es mejor conectarlo al pin del reloj global.
La función JTAG de FPGA es la misma que la de STM32, que se utiliza para la depuración en línea y la solidificación del programa. Sin embargo, el uso de la función de depuración en línea es muy diferente. Dado que STM32 se ejecuta secuencialmente, se observa más depuración a través de puntos de interrupción. mientras que FPGA es una composición lógica de hardware,La depuración en línea se parece más a un analizador lógico. Establezca condiciones de activación para ver las relaciones de tiempo.Por supuesto, los FPGA de alta gama tienen otras funciones, pero ni siquiera el sistema más pequeño puede prescindir de ellas.
Insertar descripción de la imagen aquí

Resumir

Referirse a:Sistema mínimo FPGA