Condivisione della tecnologia

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

si prega di leggere[Apprendimento pratico ARM GICv3/v4]

---

GIC varie configurazioni di abilitazione degli interrupt

Nell'architettura ARM GICv3 e GICv4, diversi tipi di interruzioni (come PPI, SPI, SGI e LPI) possono essere abilitati e disabilitati in modi diversi.


Di seguito viene spiegato in dettaglio come abilitare e disabilitare questi interrupt:

PPI (interrupt privati ​​per processore)

• Abilitare e disabilitare i PPI: diGICR_ISENABLER0EGICR_ICENABLER0Le scritture dei registri abilitano e disabilitano i PPI in uno stato sicuro con il routing di affinità abilitato.
  Se il funzionamento tradizionale degli interrupt fisici è supportato e configurato, per i PPIn = 0 , cioè esiste un solo registro.Questo può essere fatto daGICD_ISENABLER<n>EGICD_ICENABLER<n>Scritto per abilitare e disabilitare i PPI individualmente.

Modalità operativa tradizionale con interruzioni fisiche("Legacy Operation for Physical Interrupts") si riferisce solitamente al supporto per la prima architettura ARM, in cui il metodo di gestione delle interruzioni può essere diverso dalle ultime normative GIC.