Condivisione della tecnologia

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

In vivado design, per utilizzare comodamente Block Desgin per la progettazione, puoi utilizzare il software vivado per incapsulare il codice che hai scritto in un core IP. Il core IP incapsulato ha le stesse funzioni del codice originale. Questo articolo prende l'implementazione della conversione DA a 24 bit (inclusa la conversione da parallelo a seriale, il convertitore da digitale ad analogico utilizzato è CL4660) come esempio per introdurre il metodo e il metodo di chiamata del core IP del packaging VIVADO, nonché il processo di progettazione FPGA dettagliato della conversione DAC e fornisce il codice dettagliato verificato (utilizzando il linguaggio Verilog).

1 Creare il nucleo IP

Crea un nuovo progetto o apri un progetto esistente, fai clic su Strumenti - Crea e crea pacchetto nuovo IP...

Viene visualizzata la seguente finestra di dialogo,

Fare clic su Avanti, selezionare Crea una nuova periferica AXI4, fare clic su Avanti,

Immettere il nome del core IP da generare in Nome e selezionare Sovrascrivi esistente Quando l'IP deve essere rigenerato, il progetto originale verrà automaticamente sovrascritto.

Fare clic su Avanti, Larghezza dati (bit) è la larghezza dei dati, Numero di registri è il numero di registri, qui è necessario inserire parametri che soddisfino i requisiti di progettazione, fare clic su Avanti,

Fare clic su Fine,

Fare doppio clic sul Catalogo IP nel PROJECT MANAGER e fare doppio clic sul core IP appena generato myip_dac_v1.0 nel Catalogo IP a destra.

Fai clic su Aggiungi IP al progetto del blocco nel nuovo menu a comparsa.

Selezionare il core IP myip_dac_v1.0, fare clic con il pulsante destro del mouse e selezionare Modifica in IP Packager nel menu a comparsa.

Selezionare OK nel menu a comparsa per iniziare a modificare il core IP personalizzato appena generato.