Berbagi teknologi

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

• Klasifikasi rangkaian digital: rangkaian logika kombinasional, rangkaian logika sekuensial.
• Bab ini mempelajari rangkaian logika kombinasional.

4.1 Analisis Rangkaian Logika Kombinasional

• Diberikan suatu rangkaian logika, tentukan ekspresi logikanya, buat daftar tabel kebenarannya, dapatkan ekspresi logika yang disederhanakan, dan analisis fungsinya.

Rangkaian paritas ganjil 3 bit

(1) Seperti yang ditunjukkan pada gambar di bawah ini.

(2) Buat daftar tabel kebenarannya

(3) AnalisislahSirkuit paritas ganjilFungsi.

• Jika C adalah 1, dan terdapat 0 atau 2 1 di AB (AB sama, Z=0), (angka 1 ganjil), L adalah 1.
• Jika C sama dengan 0, dan hanya ada satu angka 1 di AB (AB berbeda, Z=1), (angka ganjil 1), maka L adalah 1.
• Artinya, jika bilangan 1 di ABC ganjil, maka L adalah 1. Jika bilangan 1 pada ABC berjumlah genap, maka L adalah 0.

Rangkaian paritas genap 3-bit

(1) Berdasarkan rangkaian paritas ganjil, dengan menambahkan inverter ke ujung keluaran, kita dapat memperolehnyaSirkuit paritas genap。

Rangkaian komplemen 3-bit

• Seperti yang ditunjukkan di bawah ini.
  
• Ekspresi logis.
  $X=A$
  $kamu=\overline{(\overline{A\cdot \overline{B}})\cdot (\overline{\overline{A}\cdot B)}}=A\cdot \overline{B}+\overline{A}\cdot B$
  $Bahasa\; Indonesia:\; Bahasa\; Indonesia:\; Bahasa\; Indonesia:\; Z=\overline{(\overline{\overline{A}\cdot C})\cdot (\overline{A\cdot \overline{C})}}=\overline{A}\cdot C+A\cdot \overline{C}$
• Meja kebenaran.

• Analisis Fungsional.
  (1) Kode asli ABC, A sebagai bit tanda, 0 melambangkan bilangan positif, dan 1 melambangkan bilangan negatif.
  (2) Kode invers XYZ, X berfungsi sebagai bit tanda, yang konsisten dengan A.
  (3) Jika A=0 bilangan positif, YZ dan BC konsisten.
  (4) Jika A=1 bilangan negatif, bit tandanya tetap tidak berubah, X=A, dan YZ adalah hasil pembalikan BC.

4.2 Desain rangkaian logika kombinasional

• Memperjelas fungsi logika, menentukan input dan output, membuat daftar tabel kebenaran, menulis ekspresi logika, menyederhanakan transformasi ekspresi logika, dan menggambar diagram logika.

Lampu indikator kedatangan kereta 3 digit

• membutuhkan.
  (1) Gunakan 2 masukangerbang NAND, inverter.
  (2) Lampu indikator no.1, lampu indikator kedatangan kereta ekspres. Prioritas utama.
  (3) Lampu indikator no 2, kereta ekspres langsung memasuki lampu indikator stasiun. Dalam prioritas.
  (4) Lampu indikator no 3, kereta lambat memasuki lampu indikator stasiun. Prioritas rendah.
  (5) Paling banyak satu lampu indikator dapat menyala secara bersamaan.

• Tentukan variabel masukan dan keluaran.
  (1) Sinyal masukan,${SAYA}_{0}permintaan\; ekspres,{SAYA}_{1}Cepat\; minta\; saja,{SAYA}_{2}Permintaan\; kereta\; lambat$ . 1 berarti ada permintaan masuk, 0 berarti tidak ada permintaan masuk.
  (2) Sinyal keluaran,${Saya}_{0}Lampu\; kedatangan\; ekspres,{Saya}_{1}Lampu\; indikator\; berhenti\; langsung,{Saya}_{2}Lampu\; indikator\; kedatangan\; kereta\; lambat$ . 1 artinya lampu menyala, 0 artinya lampu mati.

• Meja kebenaran.

• Daftar ekspresi logis
  ${Saya}_0={SAYA}_0$
  ${Saya}_1=\overline{{SAYA}_0}\cdot {SAYA}_1$
  ${Saya}_2=\overline{{SAYA}_0}\cdot \overline{{SAYA}_1}\cdot {SAYA}_2$

• Konversikan ke formulir NAND sesuai kebutuhan.
  ${Saya}_0={SAYA}_0$
  ${Saya}_1=\overline{\overline{\overline{{SAYA}_0}\cdot {SAYA}_1}}$
  ${Saya}_2=\overline{\overline{\overline{\overline{\overline{{SAYA}_0}\cdot \overline{{SAYA}_1}}}\cdot {SAYA}_2}}$

• Gambarlah diagram logika.
  (1) Chip 74HC00 berisi empat gerbang CMOS NAND 2-input.
  (2) Sebuah chip 74HC04 berisi 6 inverter CMOS.
  

Ubah kode Gray 4-bit menjadi kode biner alami

• membutuhkan.
  (1) Rangkaian gerbang logika apa pun dapat digunakan.
  (2) Kode Gray 4-bit, diubah menjadi kode biner alami.

• Tentukan variabel masukan dan keluaran.
  (1) Variabel masukan,$G_3,G_2,G_1,G_0$。
  (2) Variabel keluaran,$B_3,B_2,B_1,B_0$。

• Buat daftar tabel kebenarannya.

• Gambarlah peta Karnaugh berdasarkan tabel kebenaran.
  
  

• Daftar ekspresi logis.
  $B_3=G_3$
  $B_2=\overline{G_3}\cdot G_2+G_3\cdot \overline{G_2}=G_3\oplus G_2$
  $B_1=\overline{G_3}{G}_2\overline{G_1}+G_3\overline{G_2}\overline{G_1}+\overline{G_3}\overline{G_2}{G}_1+G_3{G}_2{G}_1=(G_3\overline{G_2}+\overline{G_3}{G}_2)\overline{G_1}+\overline{(G_3\overline{G_2}+\overline{G_3}{G}_2)}{G}_1=G_3\oplus G_2\oplus G_1$
  $B_0=G_3\oplus G_2\oplus G_1\oplus G_0$

• Gambarlah diagram logika.
  

4.3 Persaingan dan petualangan dalam rangkaian logika kombinasional

• Dalam rangkaian logika kombinasional, diperlukan waktu tertentu agar sinyal dapat melewati gerbang logika.
• Sinyal melewati jalur yang berbeda dan memiliki waktu transmisi yang berbeda (tingkat gerbang logika yang berbeda, jenis gerbang logika yang berbeda).
• Persaingan: Sinyal pada beberapa terminal masukan gerbang logika berubah arah berlawanan pada waktu yang sama, dan waktu perubahannya berbeda. (Siapa yang berubah duluan dan siapa yang berubah belakangan adalah kompetisi).
• Menghantui: Pertentangan menghasilkan gelombang interferensi keluaran yang sempit, sebuah fenomena yang dikenal sebagai Haunting.

4.3.1 Alasan terjadinya risiko persaingan

• Sinyal input tidak dapat tiba pada waktu yang sama, sehingga menghasilkan pulsa sempit yang tidak normal dalam waktu singkat.
• DAN gerbang
  
• ATAU gerbang
  

4.3.2 Metode untuk menghilangkan risiko persaingan

1. Temukan dan hilangkan suku-suku perkalian yang saling melengkapi

• $F=(A+B)(\overline{A}+C)$
• Ketika B=C=0, itu akan muncul$A\overline{A}$istilah produk.
• Menemukan:$A\overline{A}$Istilah produk dapat menyebabkan "risiko ras".
  
• Suku-suku perkalian komplementer: $A\cdot \overline{A}$。
• Menghapuskan: $F=(A+B)(\overline{A}+C)=A\overline{A}+AC+B\overline{A}+SM=AC+B\overline{A}+SM$ . Dengan cara ini, tidak ada item yang saling melengkapi, dan sampai batas tertentu, persaingan dan pengambilan risiko dapat dihindari.

2. Tambahkan istilah produk untuk menghindari penambahan istilah pelengkap

• Seperti disebutkan di atas,$F=AC+B\overline{A}+SM$, ketika B=C=1,$F=A+\overline{A}+1=1$ . Istilah produk BC disini = 1 berperan untuk menghindari resiko persaingan ketika menambahkan istilah pelengkap.
• berdasarkanOperasi identitas "ATAU" yang umum digunakan(Bagian 2.1),$AB+\overline{A}C+SM=AB+\overline{A}C$。
• Saat menghadapi fungsi logis$Saya=AC+B\overline{C}$Dalam formulir ini, kita dapat menambahkan istilah produk$AB$。
  

3. Kapasitor paralel pada keluaran

• Untuk skenario kerja yang lebih lambat.
• Nilai kapasitansi adalah 4~20pF. Ini memainkan peran "menghaluskan" dalam mempertaruhkan denyut nadi yang sempit.
• Kerugian: Tepi naik dan turun dari bentuk gelombang keluaran akan menjadi lebih lambat.

4.4 (Fokus pembelajaran) Beberapa rangkaian terpadu logika kombinasional yang khas

• Encoder, decoder, pemilih data, distributor data, pembanding numerik, unit operasi aritmatika/logika.

4.4.1 Pembuat enkode

1. Pengertian dan prinsip kerja

• Menggunakan kode biner untuk merepresentasikan informasi dengan arti tertentu disebut pengkodean.
• Rangkaian logika dengan fungsi pengkodean disebut encoder.
  

(1) Dekoder biasa (encoder 4-kawat-2-kawat)

• 4 masukan${SAYA}_0{SAYA}_1{SAYA}_2{SAYA}_3$, sinyal aktif tingkat tinggi.
• 2 keluaran${kamu}_1{kamu}_0$。
• Premis: kapan saja,${SAYA}_0{SAYA}_1{SAYA}_2{SAYA}_3$ Hanya ada satu nilai 1.Dan ada kode biner yang sesuai${kamu}_1{kamu}_0$。
• Seperti yang ditunjukkan pada tabel di bawah, selain empat kombinasi nilai dari empat masukan, keluaran yang terkait dengan 12 kombinasi lainnya semuanya 00.

• Ekspresi logika dan diagram logika
  ${kamu}_1=\overline{{SAYA}_0}\overline{{SAYA}_1}{SAYA}_2\overline{{SAYA}_3}+\overline{{SAYA}_0}\overline{{SAYA}_1}\overline{{SAYA}_2}{SAYA}_3$
  ${kamu}_0=\overline{{SAYA}_0}{SAYA}_1\overline{{SAYA}_2}\overline{{SAYA}_3}+\overline{{SAYA}_0}\overline{{SAYA}_1}\overline{{SAYA}_2}{SAYA}_3$

• Pertanyaan tambahan: Jika lebih dari 2 dari 4 masukan memiliki nilai 1 secara bersamaan, keluarannya akan dikodekan dengan salah.
  Misalnya:${SAYA}_2={SAYA}_3=1$jam,${kamu}_1{kamu}_0=0$。
• Untuk mengatasi masalah ini, prioritas dan prioritas dapat ditetapkan dengan meningkatkan prioritas.

(2) Pembuat enkode prioritas

• Berdasarkan penjelasan di atas, buatlah tabel kebenarannya.

• Ekspresi logis:
  ${kamu}_1={SAYA}_2\overline{{SAYA}_3}+{SAYA}_3={SAYA}_2+{SAYA}_3$
  ${kamu}_0={SAYA}_1\overline{{SAYA}_2}\overline{{SAYA}_3}+{SAYA}_3={SAYA}_1\overline{{SAYA}_2}+{SAYA}_3$

(3) Nilai keluaran valid

• Pertanyaan tambahan: Kapan${SAYA}_0=1atau{SAYA}_0=1$selalu selalu${kamu}_1{kamu}_0=0$ .Masukan berbeda, keluaran sama, tidak dapat dibedakanKeluaran yang valid adalah 0 (${SAYA}_0=1$）DanKeluaran tidak valid 0。
• Untuk mengatasi masalah ini, Anda dapat menambahkan ekspresi "Nilai keluarannya valid"Nilai tanda keluarannya adalah GS.
• Misalnya, encoder 8421BCD berikut. Baris pertama dan kedua tabel kebenaran sama-sama 0000. Hanya jika GS==1 berarti ABCD saat ini adalah kode yang valid.

2. Encoder prioritas sirkuit terpadu

• Khas: encoder prioritas CD4532 (dihentikan)
  

• $pembuat\; enkode\; prioritas{SAYA}_{7}prioritas\; utama,{SAYA}_{0}Prioritas\; terendah.$

  • Hanya ketika EI=1, encoder berfungsi.
  • Ketika EI=0, encoder dilarang bekerja (outputnya semua level rendah).

• Ketika EI=1, ketika semua input berada pada level rendah, tidakprioritas lebih rendah Masukkan level tinggi, dan keluarkan 000 saat ini. Saat ini EO=1.

• Hanya ketika EI=1 dan semua inputnya 0, EO=1. Didedikasikan untuk EI berjenjang dengan perangkat lain.

• Ketika EI=1, setidaknya salah satu terminal input berada pada level tinggi 1, dan GS=1.

• Silakan merujuk ke buku untuk ekspresi logis tertentu dan diagram blok logis.

• $KapanBahasa\; Inggris{SAYA}_1=0waktu,\; film1Dengan\; disabilitas.{kamu}_2{kamu}_1{kamu}_0==000，G{S}_1=0，Bahasa\; Inggris{HAI}_1=0。Bahasa\; Inggris{SAYA}_0=0,bagian0Juga\; dinonaktifkan.$

  • $pada\; saat\; iniG{S}_0=0。{Saya}_3{Saya}_2{Saya}_1{Saya}_0=0000。GS=G{S}_1+G{S}_0=0,$
  • Ini adalah pengkodean yang tidak valid.

• $KapanBahasa\; Inggris{SAYA}_1=1waktu,\; film1Pengkodean\; diperbolehkan\; jika{SAYA}_{15}-{SAYA}_8=\mathrm{000...000},pada\; saat\; iniBahasa\; Inggris{HAI}_1=1,\; dengan\; demikianBahasa\; Inggris{SAYA}_0=1.bagian0Pengkodean\; diperbolehkan.Dapat\; dilihat\; bahwa\; film\; tersebut1Pengkodean\; memiliki\; prioritas\; dibandingkan\; irisan0pengkodean$。

  • $pada\; saat\; ini{Saya}_3=G{S}_1=0，Saya2=kamu{2}_1+kamu{2}_0=kamu{2}_0，Saya1=kamu{1}_1+kamu{1}_0=kamu{1}_0，Saya0=kamu{0}_1+kamu{0}_0=kamu{0}_0$。
  • $Rentang\; pengkodean\; keluaran\; adalah0000-0111$。

• $KapanBahasa\; Inggris{SAYA}_1=1waktu,\; film1Pengkodean\; diperbolehkan\; jika{SAYA}_{15}-{SAYA}_{8}setidaknya\; satu1,pada\; saat\; iniBahasa\; Inggris{HAI}_1=0,dengan\; demikianBahasa\; Inggris{SAYA}_0=0,bagian0Pengkodean\; dilarang.$

  • $pada\; saat\; ini{Saya}_3=G{S}_1=1，Saya2=kamu{2}_1+kamu{2}_0=kamu{2}_1，Saya1=kamu{1}_1+kamu{1}_0=kamu{1}_1，Saya0=kamu{0}_1+kamu{0}_0=kamu{0}_1$
  • $Rentang\; pengkodean\; keluaran\; adalah1000-1111$。

4.4.2 Dekoder

• 138 dekoder.
• 151 pemilih data.

1. Pengertian dan Fungsi

• Ada dua jenis decoder:
  • Dekoder alamat unik: Mengubah serangkaian kode menjadi sinyal valid yang sesuai dengan satu kode. (Misalnya, komputer menerjemahkan alamat unit penyimpanan, mengubah kode alamat menjadi sinyal yang valid, dan memilih unit penyimpanan yang sesuai)
  • Transcoder: Mengubah satu kode menjadi kode lain.

(1) Dekoder biner

• n terminal masukan
• $2^N$terminal keluaran
• 1 aktifkan terminal

(2) Dekoder 2-kawat-4-kawat

• Terminal keluaran, aktif tingkat rendah
  
• meja kebenaran

• ekspresi logis(BUKAN gerbangDangerbang NANDbentuk ekspresi)

$\overline{{kamu}_0}=\overline{\overline{\overline{Bahasa\; Inggris}}\cdot \overline{A_1}\cdot \overline{A_0}}$ //00
$\overline{{kamu}_1}=\overline{\overline{\overline{Bahasa\; Inggris}}\cdot \overline{A_1}\cdot A_0}$ //01
$\overline{{kamu}_2}=\overline{\overline{\overline{Bahasa\; Inggris}}\cdot A_1\cdot \overline{A_0}}$ //10
$\overline{{kamu}_3}=\overline{\overline{\overline{Bahasa\; Inggris}}\cdot A_1\cdot A_0}$ //11

• Diagram logika dekoder 2 kabel ke 4 kabel
  

2. Dekoder sirkuit terpadu

(1) Dekoder biner

Dekoder 2-kawat-4-kawat x2

• Gunakan 74x139 untuk menunjukkan tipe CMOS 74HC139 atau tipe TTL 74LS139.
• ukuran 74x139Ya"Dekoder ganda 2 kabel ke 4 kabel”。
• Dua dekoder independen dikemas dalam satu chip terintegrasi. (lihat di atas untuk detailnya)
  

Dekoder 3-kabel ke 8-kabel

• Gunakan 74x138 untuk mewakili CMOS tipe 74HC138 atau TTL tipe 74LS138.
• ukuran 74x138YaDekoder 3-kabel ke 8-kabel。
• menggunakanDekoder 3-kabel ke 8-kabeldapat membentukDekoder 4 baris hingga 16 baris、Dekoder 5 baris hingga 32 baris、Dekoder 6 baris hingga 64 baris。
• Kapan${Bahasa\; Inggris}_3=1,\overline{{Bahasa\; Inggris}_2}=\overline{{Bahasa\; Inggris}_1}=0$, dekoder dalam kondisi berfungsi.

• Mengikuti artikel sebelumnya, ekspresi logis dari "dekoder 3-baris-8-baris" dapat diturunkan.

$\overline{{kamu}_0}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot \overline{A_1}\cdot \overline{A_0}}$ //000
$\overline{{kamu}_1}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot \overline{A_1}\cdot A_0}$ //001
$\overline{{kamu}_2}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot A_1\cdot \overline{A_0}}$ //010
$\overline{{kamu}_3}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot A_1\cdot A_0}$ //011
$\overline{{kamu}_4}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot \overline{A_1}\cdot \overline{A_0}}$ //100
$\overline{{kamu}_5}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot \overline{A_1}\cdot A_0}$ //101
$\overline{{kamu}_6}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot A_1\cdot \overline{A_0}}$ //110
$\overline{{kamu}_7}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot A_1\cdot A_0}$ //111

Dekoder baris 5x-32

• Gunakan 74x139 dan 74x138 untuk membentuk "dekoder 5 baris-32 baris"
  

Dekoder 3-kawat hingga 8-kawat mengimplementasikan fungsi logika

• Fungsi logisnya adalah$Saya=\overline{A}\cdot \overline{C}+A\cdot B$
• Input dekoder 3 baris hingga 8 baris dapat didefinisikan sebagai A, B, dan C.
• Keluaran dari dekoder 3 baris ke 8 baris sebenarnya adalah keluaran 8 baris yang sesuai dengan berbagai suku minimum A, B, dan C.
• Untuk kombinasi ABC apa pun, hanya satu keluaran yang berada pada tingkat valid.
• L sebenarnya merupakan kumpulan dari beberapa kombinasi A, B, dan C.

$Saya=\overline{A}\cdot \overline{C}+A\cdot B=\overline{A}\cdot \overline{B}\cdot \overline{C}+\overline{A}\cdot B\cdot \overline{C}+A\cdot B\cdot \overline{C}+ASM=M_0+M_2+M_6+M_7$

$\overline{{kamu}_0}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot \overline{A_1}\cdot \overline{A_0}}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_0}$ //000
$\overline{{kamu}_1}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot \overline{A_1}\cdot A_0}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_1}$ //001
$\overline{{kamu}_2}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot A_1\cdot \overline{A_0}}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_2}$ //010
$\overline{{kamu}_3}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot A_1\cdot A_0}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_3}$ //011
$\overline{{kamu}_4}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot \overline{A_1}\cdot \overline{A_0}}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_4}$ //100
$\overline{{kamu}_5}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot \overline{A_1}\cdot A_0}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_5}$ //101
$\overline{{kamu}_6}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot A_1\cdot \overline{A_0}}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_6}$ //110
$\overline{{kamu}_7}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot A_2\cdot A_1\cdot A_0}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot M_7}$ //111

• $memastikan{Bahasa\; Inggris}_3=1,{Bahasa\; Inggris}_2=0,{Bahasa\; Inggris}_1=0$, maksudnya $\overline{{kamu}_0}=\overline{M_0}，\overline{{kamu}_2}=\overline{M_2}，\overline{{kamu}_6}=\overline{M_6}，\overline{{kamu}_7}=\overline{M_7}$。

• Ubah fungsi logika menurut hukum inversi
  $Saya=\overline{\overline{Saya}}=\overline{\overline{M_0+M_2+M_6+M_7}}=\overline{\overline{M_0}\cdot \overline{M_2}\cdot \overline{M_6}\cdot \overline{M_7}}=\overline{\overline{M_0+M_2+M_6+M_7}}=\overline{\overline{{kamu}_0}\cdot \overline{{kamu}_2}\cdot \overline{{kamu}_6}\cdot \overline{{kamu}_7}}$

• Dapatkan diagram logika
  

(2) Decoder biner-desimal

• Nomor seri 774HC42

• 4 masukan

• 10 terminal keluaran, keluaran aktif pada tingkat rendah, sesuai dengan angka desimal 0~9.
  

• 4 terminal masukan, total 16 situasi

• hanya$M_0,M_1,M_2......M_9$Ini adalah input yang valid (pin output yang sesuai menghasilkan 0 rendah, dan output lainnya tinggi 1).

• Di antara 6 sisanya$M_{10},M_{11},M_{12}......M_{15}$Artinya tidak ada keluaran decoding yang valid (jika tidak valid, keluarannya semuanya tinggi 1).

• Gambarkan diagram gelombang masukan dan keluaran 74HC42.

• Jika loop DCBA memasukkan 0000-1001, maka akan terjadi$\overline{{kamu}_0}tiba\overline{{kamu}_9}$Loop atas mengeluarkan "sinyal pulsa berurutan".
• Dekoder dapat dibuatpulsa urutanHasilkan sirkuit.
  

(3) Dekoder tampilan tujuh segmen

• Prinsip tampilan tabung digital
  

• Dekoder tampilan tujuh segmen terintegrasi. 74HC4511 (katoda umum) (tingkat tinggi menyala)

• $SayaBahasa\; Inggris$Kait diaktifkan

• $\overline{SayaT}$input uji lampu kapan$\overline{SayaT}=0$Ketika , ag menampilkan semua 1 dan menampilkan font "8".

• $\overline{BSaya}$Matikan input, kapan$\overline{SayaT}=1,Dan\overline{BSaya}=1$ Ketika , ag semua keluaran 0. Dapat digunakan untuk memadamkan tampilan nol "0" yang tidak perlu.
  

• $D_3{D}_2{D}_1{D}_0$=0000, mesin terbang keluaran yang sesuai "0"

• $D_3{D}_2{D}_1{D}_0$=0001, font keluaran yang sesuai "1"

• $D_3{D}_2{D}_1{D}_0$=0010, font keluaran yang sesuai "2"

• $D_3{D}_2{D}_1{D}_0$=0011, font keluaran yang sesuai "3"

• $D_3{D}_2{D}_1{D}_0$=0100, font keluaran yang sesuai "4"

• $D_3{D}_2{D}_1{D}_0$=0101, font keluaran yang sesuai "5"

• $D_3{D}_2{D}_1{D}_0$=0110, font keluaran yang sesuai "6"

• $D_3{D}_2{D}_1{D}_0$=0111, font keluaran yang sesuai "7"

• $D_3{D}_2{D}_1{D}_0$=1000, font keluaran yang sesuai "8"

• $D_3{D}_2{D}_1{D}_0$=1001, font keluaran yang sesuai "9"

• 1010-1111, mati

3. Penyalur data

• Dari satu ke banyak, data pada jalur data umum dikirim ke saluran berbeda sesuai kebutuhan.

• Mirip dengan "saklar multithrow kutub tunggal"

• Dengan menggunakan dekoder alamat unik, terapkan pengalokasi data

• Misalnya, 74x138 mengintegrasikan dekoder 3 baris ke 8 baris.

• $\overline{{Bahasa\; Inggris}_1}sebagai\; masukan\; data$

• ${kamu}_0{kamu}_1{kamu}_2{kamu}_3{kamu}_4{kamu}_5{kamu}_6{kamu}_7$8 saluran sebagai keluaran data
  

• $\overline{{kamu}_2}=\overline{{Bahasa\; Inggris}_3\cdot \overline{\overline{{Bahasa\; Inggris}_2}}\cdot \overline{\overline{{Bahasa\; Inggris}_1}}\cdot \overline{A_2}\cdot A_1\cdot \overline{A_0}}$ //010

• Gambar di atas,${Bahasa\; Inggris}_3=1，\overline{{Bahasa\; Inggris}_2}=0$, ketika baris alamat$A_2{A}_1{A}_0=010$jam,$\overline{{kamu}_2}=\overline{{Bahasa\; Inggris}_1}$

• Dengan cara yang sama kita dapat menyimpulkan:
  Ketika baris alamat$A_2{A}_1{A}_0=000$jam,$\overline{{kamu}_0}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=001$jam,$\overline{{kamu}_1}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=010$jam,$\overline{{kamu}_2}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=011$jam,$\overline{{kamu}_3}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=100$jam,$\overline{{kamu}_4}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=101$jam,$\overline{{kamu}_5}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=110$jam,$\overline{{kamu}_6}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。
  Ketika baris alamat$A_2{A}_1{A}_0=111$jam,$\overline{{kamu}_7}=\overline{{Bahasa\; Inggris}_1}=D$,lainnya${kamu}_X=1$。

4.4.3 Pemilih Data

1. Pengertian dan Fungsi

• Fungsinya berlawanan dengan "pengalokasi data" pada 4.4.2.3 di atas.
• Banyak banding satu.
• Misalnya, pemilih data 4 banding 1.
  
• $\overline{Bahasa\; Inggris}=0$, diizinkan bekerja.
• Kapan$S_1=0，S_0=0$jam,$kamu={SAYA}_0$
• Kapan$S_1=0，S_0=1$jam,$kamu={SAYA}_1$
• Kapan$S_1=1，S_0=0$jam,$kamu={SAYA}_2$
• Kapan$S_1=1，S_0=1$jam,$kamu={SAYA}_3$

2. Pemilih data sirkuit terpadu

• 74x151: pemilih data 1-8-pilih. Sesuai dengan CMOS tipe 74HC151 dan TTL tipe 74LS151.
• 74x153: Pemilih data ganda-4-ke-1. Sesuai dengan CMOS tipe 74HC153 dan TTL tipe 74LS153.
• 74x157: Pemilih data empat-ke-dua-ke-satu. Sesuai dengan CMOS tipe 74HC157 dan TTL tipe 74LS157.
• 74x251: Dengan keluaran tri-state, kapan$\overline{Bahasa\; Inggris}=1$ , output berada dalam keadaan impedansi tinggi. Mendukung beberapa keluaran chip"Garis dan”。
• 74x253: Dengan keluaran tri-state, kapan$\overline{Bahasa\; Inggris}=1$ , output berada dalam keadaan impedansi tinggi. Mendukung beberapa keluaran chip"Garis dan”。
• 74x257: Dengan keluaran tri-state, kapan$\overline{Bahasa\; Inggris}=1$ , output berada dalam keadaan impedansi tinggi. Mendukung beberapa keluaran chip"Garis dan”。

(1)74HC151

$kamu=\overline{S_2}\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_0+\overline{S_2}\cdot \overline{S_1}\cdot S_0\cdot D_1+\overline{S_2}\cdot S_1\cdot \overline{S_0}\cdot D_2+\overline{S_2}\cdot S_1\cdot S_0\cdot D_3+S_2\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_4+S_2\cdot \overline{S_1}\cdot S_0\cdot D_5+S_2\cdot S_1\cdot \overline{S_0}\cdot D_6+S_2\cdot S_1\cdot S_0\cdot D_7$

(2) Penerapan pemilih data

• Ekstensi untuk pemilih data.

  • Ekstensi bit keluaran (${kamu}_0->{kamu}_1{kamu}_0$)
  • Masukkan ekstensi digit ($D_7{D}_6{D}_5{D}_4{D}_3{D}_2{D}_1{D}_0->D_{15}{D}_{14}{D}_{13}{D}_{12}{D}_{11}{D}_{10}{D}_9{D}_8{D}_7{D}_6{D}_5{D}_4{D}_3{D}_2{D}_1{D}_0$）。

• generator fungsi logika

  • Diketahui, pemilih data 8 banding 1.
    $kamu=\overline{S_2}\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_0+\overline{S_2}\cdot \overline{S_1}\cdot S_0\cdot D_1+\overline{S_2}\cdot S_1\cdot \overline{S_0}\cdot D_2+\overline{S_2}\cdot S_1\cdot S_0\cdot D_3+S_2\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_4+S_2\cdot \overline{S_1}\cdot S_0\cdot D_5+S_2\cdot S_1\cdot \overline{S_0}\cdot D_6+S_2\cdot S_1\cdot S_0\cdot D_7$

  • $kamu=M_0\cdot D_0+M_1\cdot D_1+M_2\cdot D_2+M_3\cdot D_3+M_4\cdot D_4+M_5\cdot D_5+M_6\cdot D_6+M_7\cdot D_7$

  • fungsi logis$Saya=\overline{A}SM+A\overline{B}C+AB$
    $Saya=\overline{A}SM+A\overline{B}C+AB=\overline{A}SM+A\overline{B}C+AB\overline{C}+ASM=M_3+M_5+M_6+M_7$

  • Gunakan pemilih data 8 banding 1 untuk mengimplementasikan fungsi L di atas
    $Saya=kamu=M_3+M_5+M_6+M_7,di\; dalam{D}_7{D}_6{D}_5{D}_3=1111，D_4{D}_2{D}_1{D}_0=0000$
    

• Data paralel ke data serial
  

4.4.4 Komparator numerik

1. Pengertian dan Fungsi

• Bandingkan besarnya dua bilangan.

(1) Pembanding numerik 1 digit

• Daftar tabel kebenaran

• ekspresi logis
  • $F_{A>B}=A\cdot \overline{B}$
  • $F_{A<B}=\overline{A}\cdot B$
  • $F_{A==B}=A\cdot B+\overline{A}\cdot \overline{B}$
• diagram logika
  

(2) Pembanding numerik 2 digit

• Daftar tabel kebenaran

• ekspresi logis
  $F_{A>B}=F_{A_1>B_1}+F_{A_1==B_1}\cdot F_{A_0>B_0}$
  $F_{A<B}=F_{A_1<B_1}+F_{A_1==B_1}\cdot F_{A_0<B_0}$
  $F_{A==B}=F_{A_1==B_1}\cdot F_{A_0==B_0}$

• diagram logika
  

2. Komparator numerik terintegrasi

• 74x85, pembanding numerik 4-bit. (Tipe CMOS 74HC85)
• 74x682, pembanding numerik 8-bit.

(1) Fungsi 74HC85

• ${SAYA}_{A>B}、{SAYA}_{A=B}、{SAYA}_{A<B}$ Ini adalah terminal masukan ekspansi. Jika masukan 4-bit AB semuanya sama, ukuran AB ditentukan berdasarkan terminal masukan yang diperluas.
  
• Ekspresi logika dapat ditulis dengan membuat daftar tabel kebenaran.

(2) Perluasan digit pembanding numerik

• Koneksi seri, diperluas ke komparator numerik 8-bit
  

• Koneksi paralel, diperluas ke komparator numerik 16-bit.

• Ketika dihubungkan secara paralel, kecepatannya cepat.
  

Untuk batasan ukuran artikel, silakan lihat "[Catatan Pembelajaran] 4. Rangkaian Logika Kombinasi (Bagian 2)" nanti.