Обмен технологиями

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

• Классификация цифровых схем: схемы комбинационной логики, схемы последовательной логики.
• В этой главе изучаются комбинационные логические схемы.

4.1 Анализ комбинационных логических схем

• Дана логическая схема, определите ее логическое выражение, составьте таблицу истинности, получите упрощенное логическое выражение и проанализируйте ее функцию.

3-битная схема нечетной четности

(1) Как показано на рисунке ниже.

(2) Перечислите таблицу истинности

(3) ПроанализируйтеСхема нечетной четностиФункция.

• Когда C равен 1, а в AB 0 или 2 единицы (AB то же самое, Z=0) (нечетное число единиц), L равно 1.
• Когда C равен 0, а в AB есть только одна единица (AB разное, Z=1) (нечетное число единиц), L равно 1.
• То есть, когда в ABC нечетное количество единиц, L равно 1. Когда в ABC четное количество единиц, L равно 0.

3-битная схема четности

(1) На основе схемы нечетной четности, добавив инвертор на выходной конец, мы можем получитьСхема четности。

3-битная схема дополнения

• Как показано ниже.
  
• Логическое выражение.
  $Икс=А$
  $И=\overline{(\overline{А\cdot \overline{Б}})\cdot (\overline{\overline{А}\cdot Б)}}=А\cdot \overline{Б}+\overline{А}\cdot Б$
  $З=\overline{(\overline{\overline{А}\cdot С})\cdot (\overline{А\cdot \overline{С})}}=\overline{А}\cdot С+А\cdot \overline{С}$
• Таблица истинности.

• Функциональный анализ.
  (1) Исходный код ABC, A служит битом знака, 0 представляет положительное число, а 1 представляет собой отрицательное число.
  (2) Обратный код XYZ, X служит знаковым битом, соответствующим A.
  (3) Когда A=0 является положительным числом, YZ и BC согласованы.
  (4) Когда A=1 является отрицательным числом, знаковый бит остается неизменным при X=A, а YZ является результатом инвертирования BC.

4.2 Проектирование схем комбинационной логики

• Уточните логическую функцию, определите входные и выходные данные, составьте таблицу истинности, напишите логическое выражение, упростите логическое выражение преобразования и нарисуйте логическую диаграмму.

Трехзначный индикатор прибытия поезда

• нуждаться.
  (1) Используйте 2 входаИ-НЕ-ворота, инвертор.
  (2) Индикатор № 1, индикатор прибытия экспресс-поезда. Высокий приоритет.
  (3) Индикатор № 2, прямой экспресс въезжает в индикатор станции. В приоритете.
  (4) Индикатор № 3, медленный поезд входит в индикатор станции. Низкий приоритет.
  (5) Одновременно может гореть не более одного индикатора.

• Определите входные и выходные переменные.
  (1) Входной сигнал,${я}_0экспресс-запрос,{я}_1Просто\; запросите\; это\; быстро,{я}_2Запрос\; на\; медленный\; поезд$ . 1 означает, что входящий запрос есть, 0 означает, что входящий запрос отсутствует.
  (2) Выходной сигнал,${Л}_0Свет\; экспресс-прибытия,{Л}_1Индикатор\; прямой\; остановки,{Л}_2Индикатор\; медленного\; прибытия\; поезда$ . 1 означает, что свет включен, 0 означает, что свет выключен.

• Таблица истинности.

• Перечислить логические выражения
  ${Л}_0={я}_0$
  ${Л}_1=\overline{{я}_0}\cdot {я}_1$
  ${Л}_2=\overline{{я}_0}\cdot \overline{{я}_1}\cdot {я}_2$

• При необходимости преобразуйте в форму NAND.
  ${Л}_0={я}_0$
  ${Л}_1=\overline{\overline{\overline{{я}_0}\cdot {я}_1}}$
  ${Л}_2=\overline{\overline{\overline{\overline{\overline{{я}_0}\cdot \overline{{я}_1}}}\cdot {я}_2}}$

• Нарисуйте логическую схему.
  (1) Микросхема 74HC00 содержит четыре двухвходовых вентиля CMOS NAND.
  (2) Микросхема 74HC04 содержит 6 инверторов CMOS.
  

Преобразование 4-битного кода Грея в естественный двоичный код.

• нуждаться.
  (1) Можно использовать любую схему логического элемента.
  (2) 4-битный код Грея, преобразованный в естественный двоичный код.

• Определите входные и выходные переменные.
  (1) Входные переменные,${г}_3,{г}_2,{г}_1,{г}_0$。
  (2) Выходные переменные,${Б}_3,{Б}_2,{Б}_1,{Б}_0$。

• Назовите таблицу истинности.

• На основе таблицы истинности нарисуйте карту Карно.
  
  

• Перечислите логические выражения.
  ${Б}_3={г}_3$
  ${Б}_2=\overline{{г}_3}\cdot {г}_2+{г}_3\cdot \overline{{г}_2}={г}_3\oplus {г}_2$
  ${Б}_1=\overline{{г}_3}{г}_2\overline{{г}_1}+{г}_3\overline{{г}_2}\overline{{г}_1}+\overline{{г}_3}\overline{{г}_2}{г}_1+{г}_3{г}_2{г}_1=({г}_3\overline{{г}_2}+\overline{{г}_3}{г}_2)\overline{{г}_1}+\overline{({г}_3\overline{{г}_2}+\overline{{г}_3}{г}_2)}{г}_1={г}_3\oplus {г}_2\oplus {г}_1$
  ${Б}_0={г}_3\oplus {г}_2\oplus {г}_1\oplus {г}_0$

• Нарисуйте логическую схему.
  

4.3 Конкуренция и приключения в схемах комбинационной логики

• В комбинационных логических схемах прохождение сигналов через логические элементы занимает определенное время.
• Сигналы проходят разные пути и имеют разное время передачи (разные уровни логических элементов, разные типы логических элементов).
• Конкуренция: сигнал на нескольких входных клеммах логического элемента изменяется одновременно в противоположных направлениях, и время изменения различно. Это явление называется «конкуренцией». (Кто меняется первым, а кто меняется позже – это конкуренция).
• Призраки: Конфликт создает узкие импульсы выходных помех — явление, известное как Призраки.

4.3.1 Причины конкурентных рисков

• Входные сигналы не могут поступить одновременно, что приводит к короткому периоду аномально узких импульсов.
• И ворота
  
• ИЛИ ворота
  

4.3.2 Методы устранения конкурентного риска

1. Найдите и исключите дополнительные члены умножения.

• $Ф=(А+Б)(\overline{А}+С)$
• Когда B=C=0, появится$А\overline{А}$срок продукта.
• Обнаружить:$А\overline{А}$Условия продукта могут привести к «расовому риску».
  
• Дополнительные условия умножения: $А\cdot \overline{А}$。
• Устранять: $Ф=(А+Б)(\overline{А}+С)=А\overline{А}+АС+Б\overline{А}+До\; нашей\; эры=АС+Б\overline{А}+До\; нашей\; эры$ . Таким образом, отсутствуют взаимодополняющие элементы и в определенной степени избегаются конкуренция и принятие риска.

2. Добавьте условия продукта, чтобы избежать добавления дополнительных условий.

• Как уже упоминалось выше,$Ф=АС+Б\overline{А}+До\; нашей\; эры$, когда B=C=1,$Ф=А+\overline{А}+1=1$ . Термин продукта BC здесь = 1 играет роль во избежание риска конкуренции при добавлении дополнительных терминов.
• в соответствии сЧасто используемые операции идентификации «ИЛИ»(раздел 2.1),$АБ+\overline{А}С+До\; нашей\; эры=АБ+\overline{А}С$。
• При встрече с логическими функциями$Л=АС+Б\overline{С}$В этой форме мы можем добавить термин продукта$АБ$。
  

3. Параллельно конденсатор на выходе

• Для более медленных сценариев работы.
• Значение емкости составляет 4 ~ 20 пФ. Он играет «сглаживающую» роль в риске узких импульсов.
• Недостаток: нарастающие и спадающие фронты выходного сигнала станут медленнее.

4.4 (Цель обучения) Несколько типичных интегральных схем комбинационной логики

• Кодер, декодер, селектор данных, распределитель данных, числовой компаратор, блок арифметических/логических операций.

4.4.1 Кодер

1. Определение и принцип работы

• Использование двоичного кода для представления информации определенного значения называется кодированием.
• Логическая схема с функцией кодирования называется энкодером.
  

(1) Обычный декодер (4-проводной-2-проводной энкодер)

• 4 входа${я}_0{я}_1{я}_2{я}_3$, активный сигнал высокого уровня.
• 2 выхода${И}_1{И}_0$。
• Предпосылка: в любое время,${я}_0{я}_1{я}_2{я}_3$ Может быть только одно значение 1.И есть соответствующий двоичный код${И}_1{И}_0$。
• Как показано в таблице ниже, в дополнение к четырем комбинациям значений четырех входов, все выходы, соответствующие остальным 12 комбинациям, имеют значение 00.

• Логические выражения и логические диаграммы
  ${И}_1=\overline{{я}_0}\overline{{я}_1}{я}_2\overline{{я}_3}+\overline{{я}_0}\overline{{я}_1}\overline{{я}_2}{я}_3$
  ${И}_0=\overline{{я}_0}{я}_1\overline{{я}_2}\overline{{я}_3}+\overline{{я}_0}\overline{{я}_1}\overline{{я}_2}{я}_3$

• Дополнительный вопрос: если более 2 из 4 входов одновременно имеют значение 1, выход будет неправильно закодирован.
  Например:${я}_2={я}_3=1$час,${И}_1{И}_0=0$。
• Для решения этой проблемы можно установить приоритеты и приоритеты, увеличив приоритет.

(2) Приоритетный энкодер

• На основании вышеизложенного составьте таблицу истинности.

• Логическое выражение:
  ${И}_1={я}_2\overline{{я}_3}+{я}_3={я}_2+{я}_3$
  ${И}_0={я}_1\overline{{я}_2}\overline{{я}_3}+{я}_3={я}_1\overline{{я}_2}+{я}_3$

(3) Выходное значение действительно.

• Дополнительный вопрос: Когда${я}_0=1или{я}_0=1$всегда всегда${И}_1{И}_0=0$ .Разные входы, одинаковые выходы, неразличимыеДопустимый вывод: 0 (${я}_0=1$）иНеверный вывод 0。
• Для решения этой проблемы можно добавить выражение «Выходное значение действительно«Значение выходного флага — GS.
• Например, следующий кодировщик 8421BCD. Первая и вторая строки таблицы истинности равны 0000. Только когда GS==1, это означает, что ABCD в данный момент является допустимым кодом.

2. Приоритетный энкодер на интегральной схеме.

• Типичное: приоритетный кодер CD4532 (снято с производства)
  

• $приоритетный\; кодер{я}_7высший\; приоритет,{я}_0Самый\; низкий\; приоритет.$

  • Только когда EI=1, энкодер работает.
  • Когда EI=0, энкодеру запрещено работать (на выходе низкий уровень).

• Когда EI=1, когда все входы имеют низкий уровень, нетболее низкий приоритет Входной высокий уровень и выходной сигнал 000 в это время. В это время ЕО=1.

• Только когда EI=1 и все входы равны 0, EO=1. Предназначен для каскадирования EI с другим устройством.

• Когда EI=1, по крайней мере одна из входных клемм имеет высокий уровень 1 и GS=1.

• Пожалуйста, обратитесь к книге за конкретными логическими выражениями и логическими блок-схемами.

• $когдаЭ{я}_1=0время,\; фильм1Неполноценный.{И}_2{И}_1{И}_0==000，г{С}_1=0，Э{О}_1=0。Э{я}_0=0,кусок0Тоже\; отключен.$

  • $в\; это\; времяг{С}_0=0。{Л}_3{Л}_2{Л}_1{Л}_0=0000。ГС=г{С}_1+г{С}_0=0,$
  • Это неверная кодировка.

• $когдаЭ{я}_1=1время,\; фильм1Кодирование\; допускается,\; если{я}_{15}-{я}_8=\mathrm{000...000},в\; это\; времяЭ{О}_1=1,тем\; самымЭ{я}_0=1.кусок0Кодирование\; разрешено.Видно,\; что\; фильм1Кодирование\; имеет\; приоритет\; над\; срезами0кодирование$。

  • $в\; это\; время{Л}_3=г{С}_1=0，Л2=И2_1+И2_0=И2_0，Л1=И1_1+И1_0=И1_0，Л0=И0_1+И0_0=И0_0$。
  • $Диапазон\; выходного\; кодирования:0000-0111$。

• $когдаЭ{я}_1=1время,\; фильм1Кодирование\; допускается,\; если{я}_{15}-{я}_8хотя\; бы\; один1,в\; это\; времяЭ{О}_1=0,тем\; самымЭ{я}_0=0,кусок0Кодирование\; запрещено.$

  • $в\; это\; время{Л}_3=г{С}_1=1，Л2=И2_1+И2_0=И2_1，Л1=И1_1+И1_0=И1_1，Л0=И0_1+И0_0=И0_1$
  • $Диапазон\; выходного\; кодирования:1000-1111$。

4.4.2 Декодер

• 138 декодер.
• 151 селектор данных.

1. Определение и функция

• Существует два типа декодеров:
  • Декодер уникального адреса: преобразует серию кодов в действительный сигнал, соответствующий одному. (Например, компьютер декодирует адрес единицы хранения, преобразует код адреса в действительный сигнал и выбирает соответствующую единицу хранения)
  • Транскодер: преобразует один код в другой код.

(1) Двоичный декодер

• n входных терминалов
• $2^{н}$выходной терминал
• 1 терминал включения

(2) 2-проводной-4-проводной декодер

• Выходная клемма, активный низкий уровень
  
• таблица истинности

• логическое выражение(НЕ воротаиИ-НЕ-воротаформа выражения)

$\overline{{И}_0}=\overline{\overline{\overline{Э}}\cdot \overline{{А}_1}\cdot \overline{{А}_0}}$ //00
$\overline{{И}_1}=\overline{\overline{\overline{Э}}\cdot \overline{{А}_1}\cdot {А}_0}$ //01
$\overline{{И}_2}=\overline{\overline{\overline{Э}}\cdot {А}_1\cdot \overline{{А}_0}}$ //10
$\overline{{И}_3}=\overline{\overline{\overline{Э}}\cdot {А}_1\cdot {А}_0}$ //11

• Логическая схема декодера с 2 на 4 провода
  

2. Интегральный декодер

(1) Двоичный декодер

2-проводной-4-проводной декодер x2

• Используйте 74x139 для обозначения типа CMOS 74HC139 или типа TTL 74LS139.
• 74x139да"Двойной 2-проводной на 4-проводной декодер”。
• Два независимых декодера объединены в один интегрированный чип. (подробности см. выше)
  

3-проводной-8-проводной декодер

• Используйте 74x138 для обозначения CMOS типа 74HC138 или TTL типа 74LS138.
• 74x138да3-проводной-8-проводной декодер。
• использовать3-проводной-8-проводной декодерможет представлять собойДекодер с 4 на 16 строк、Декодер с 5 на 32 строки、Декодер с 6 на 64 строки。
• когда${Э}_3=1,\overline{{Э}_2}=\overline{{Э}_1}=0$, декодер в рабочем состоянии.

• Следуя предыдущей статье, можно вывести логическое выражение «3-строчный-8-строчный декодер».

$\overline{{И}_0}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot \overline{{А}_1}\cdot \overline{{А}_0}}$ //000
$\overline{{И}_1}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot \overline{{А}_1}\cdot {А}_0}$ //001
$\overline{{И}_2}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot {А}_1\cdot \overline{{А}_0}}$ //010
$\overline{{И}_3}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot {А}_1\cdot {А}_0}$ //011
$\overline{{И}_4}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot \overline{{А}_1}\cdot \overline{{А}_0}}$ //100
$\overline{{И}_5}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot \overline{{А}_1}\cdot {А}_0}$ //101
$\overline{{И}_6}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot {А}_1\cdot \overline{{А}_0}}$ //110
$\overline{{И}_7}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot {А}_1\cdot {А}_0}$ //111

Декодер строк 5x-32

• Используйте 74x139 и 74x138, чтобы сформировать «5-строчный-32-строчный декодер».
  

3-проводной-8-проводной декодер реализует логическую функцию

• Логическая функция – это$Л=\overline{А}\cdot \overline{С}+А\cdot Б$
• Вход 3-8-строчного декодера может быть определен как A, B и C.
• Выход 3-строчного декодера на 8 строк на самом деле является 8-строчным выходом, соответствующим различным минимальным членам A, B и C.
• Для любой комбинации ABC только один выходной сигнал будет на допустимом уровне.
• L на самом деле представляет собой совокупность нескольких комбинаций A, B и C.

$Л=\overline{А}\cdot \overline{С}+А\cdot Б=\overline{А}\cdot \overline{Б}\cdot \overline{С}+\overline{А}\cdot Б\cdot \overline{С}+А\cdot Б\cdot \overline{С}+АДо\; нашей\; эры={м}_0+{м}_2+{м}_6+{м}_7$

$\overline{{И}_0}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot \overline{{А}_1}\cdot \overline{{А}_0}}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_0}$ //000
$\overline{{И}_1}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot \overline{{А}_1}\cdot {А}_0}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_1}$ //001
$\overline{{И}_2}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot {А}_1\cdot \overline{{А}_0}}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_2}$ //010
$\overline{{И}_3}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot {А}_1\cdot {А}_0}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_3}$ //011
$\overline{{И}_4}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot \overline{{А}_1}\cdot \overline{{А}_0}}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_4}$ //100
$\overline{{И}_5}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot \overline{{А}_1}\cdot {А}_0}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_5}$ //101
$\overline{{И}_6}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot {А}_1\cdot \overline{{А}_0}}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_6}$ //110
$\overline{{И}_7}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {А}_2\cdot {А}_1\cdot {А}_0}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot {м}_7}$ //111

• $убеждаться{Э}_3=1,{Э}_2=0,{Э}_1=0$, то есть $\overline{{И}_0}=\overline{{м}_0}，\overline{{И}_2}=\overline{{м}_2}，\overline{{И}_6}=\overline{{м}_6}，\overline{{И}_7}=\overline{{м}_7}$。

• Преобразуйте логические функции по закону обращения
  $Л=\overline{\overline{Л}}=\overline{\overline{{м}_0+{м}_2+{м}_6+{м}_7}}=\overline{\overline{{м}_0}\cdot \overline{{м}_2}\cdot \overline{{м}_6}\cdot \overline{{м}_7}}=\overline{\overline{{м}_0+{м}_2+{м}_6+{м}_7}}=\overline{\overline{{И}_0}\cdot \overline{{И}_2}\cdot \overline{{И}_6}\cdot \overline{{И}_7}}$

• Получить логическую схему
  

(2) Двоично-десятичный декодер

• 774HC42

• 4 входа

• 10 выходных клемм, выход активен на низком уровне, что соответствует десятичным числам 0–9.
  

• 4 входных терминала, всего 16 ситуаций

• только${м}_0,{м}_1,{м}_2......{м}_9$Это действительный вход (соответствующий выходной контакт имеет низкий уровень 0, а остальные выходы имеют высокий уровень 1).

• Среди оставшихся 6${м}_{10},{м}_{11},{м}_{12}......{м}_{15}$Это означает, что нет действительного вывода декодирования (если он недействителен, все выходные данные имеют высокий уровень 1).

• Нарисуйте диаграммы входных и выходных сигналов 74HC42.

• Если контур DCBA вводит 0000-1001, он будет$\overline{{И}_0}приезжать\overline{{И}_9}$Верхний контур выдает «последовательный импульсный сигнал».
• Декодер может быть построенпоследовательность импульсовСгенерировать схему.
  

(3) Декодер семисегментного дисплея.

• Принцип цифровой трубки
  

• Встроенный декодер семисегментного дисплея. 74HC4511 (общий катод) (загорается высокий уровень)

• $ЛЭ$Включение фиксации

• $\overline{ЛТ}$вход для проверки лампы, когда$\overline{ЛТ}=0$Когда , ag выводит все 1 и отображает шрифт «8».

• $\overline{БЛ}$Вход выключения света, когда$\overline{ЛТ}=1,и\overline{БЛ}=1$ Когда , ag все выходы 0. Может использоваться для гашения ненужного отображаемого нуля «0».
  

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0000, соответствующий выходной символ «0».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0001, соответствующий выходной шрифт «1».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0010, соответствующий выходной шрифт «2».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0011, соответствующий выходной шрифт «3».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0100, соответствующий выходной шрифт «4».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0101, соответствующий выходной шрифт «5».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0110, соответствующий выходной шрифт «6».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=0111, соответствующий выходной шрифт «7».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=1000, соответствующий выходной шрифт «8».

• ${Д}_3{Д}_2{Д}_1{Д}_0$=1001, соответствующий выходной шрифт «9».

• 1010-1111, выходной

3. Распределитель данных

• От одного ко многим данные по общей линии данных отправляются по разным каналам по мере необходимости.

• Аналог "однополюсный многопозиционный переключатель"

• Используя декодер уникальных адресов, реализуйте распределитель данных

• Например, 74x138 объединяет декодер с 3 на 8 строк.

• $\overline{{Э}_1}в\; качестве\; ввода\; данных$

• ${И}_0{И}_1{И}_2{И}_3{И}_4{И}_5{И}_6{И}_7$8 каналов вывода данных
  

• $\overline{{И}_2}=\overline{{Э}_3\cdot \overline{\overline{{Э}_2}}\cdot \overline{\overline{{Э}_1}}\cdot \overline{{А}_2}\cdot {А}_1\cdot \overline{{А}_0}}$ //010

• На фото выше,${Э}_3=1，\overline{{Э}_2}=0$, когда адресная строка${А}_2{А}_1{А}_0=010$час,$\overline{{И}_2}=\overline{{Э}_1}$

• По тому же принципу мы можем сделать вывод:
  Когда адресная строка${А}_2{А}_1{А}_0=000$час,$\overline{{И}_0}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=001$час,$\overline{{И}_1}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=010$час,$\overline{{И}_2}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=011$час,$\overline{{И}_3}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=100$час,$\overline{{И}_4}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=101$час,$\overline{{И}_5}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=110$час,$\overline{{И}_6}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。
  Когда адресная строка${А}_2{А}_1{А}_0=111$час,$\overline{{И}_7}=\overline{{Э}_1}=Д$,другой${И}_{Икс}=1$。

4.4.3 Селектор данных

1. Определение и функция

• Эта функция противоположна «распределителю данных» в пункте 4.4.2.3 выше.
• Многие к одному.
• Например, селектор данных 4-к-1.
  
• $\overline{Э}=0$, разрешили работать.
• когда${С}_1=0，{С}_0=0$час,$И={я}_0$
• когда${С}_1=0，{С}_0=1$час,$И={я}_1$
• когда${С}_1=1，{С}_0=0$час,$И={я}_2$
• когда${С}_1=1，{С}_0=1$час,$И={я}_3$

2. Селектор данных интегральной схемы.

• 74x151: селектор 1–8 для выбора данных. Соответствует КМОП типа 74HC151 и TTL типа 74LS151.
• 74x153: двойной селектор данных 4-1. Соответствует КМОП типа 74HC153 и TTL типа 74LS153.
• 74x157: селектор данных «четыре-два-один». Соответствует КМОП типа 74HC157 и TTL типа 74LS157.
• 74x251: с выходом с тремя состояниями, когда$\overline{Э}=1$ , выход находится в состоянии с высоким импедансом. Поддержка нескольких выходов чипа"Линия и”。
• 74x253: с выходом с тремя состояниями, когда$\overline{Э}=1$ , выход находится в состоянии с высоким импедансом. Поддержка нескольких выходов чипа"Линия и”。
• 74x257: с выходом с тремя состояниями, когда$\overline{Э}=1$ , выход находится в состоянии с высоким импедансом. Поддержка нескольких выходов чипа"Линия и”。

（1）74HC151

$И=\overline{{С}_2}\cdot \overline{{С}_1}\cdot \overline{{С}_0}\cdot {Д}_0+\overline{{С}_2}\cdot \overline{{С}_1}\cdot {С}_0\cdot {Д}_1+\overline{{С}_2}\cdot {С}_1\cdot \overline{{С}_0}\cdot {Д}_2+\overline{{С}_2}\cdot {С}_1\cdot {С}_0\cdot {Д}_3+{С}_2\cdot \overline{{С}_1}\cdot \overline{{С}_0}\cdot {Д}_4+{С}_2\cdot \overline{{С}_1}\cdot {С}_0\cdot {Д}_5+{С}_2\cdot {С}_1\cdot \overline{{С}_0}\cdot {Д}_6+{С}_2\cdot {С}_1\cdot {С}_0\cdot {Д}_7$

(2) Применение селектора данных

• Расширения для селекторов данных.

  • Расширение выходного бита (${И}_0->{И}_1{И}_0$)
  • Расширение входной цифры (${Д}_7{Д}_6{Д}_5{Д}_4{Д}_3{Д}_2{Д}_1{Д}_0->{Д}_{15}{Д}_{14}{Д}_{13}{Д}_{12}{Д}_{11}{Д}_{10}{Д}_9{Д}_8{Д}_7{Д}_6{Д}_5{Д}_4{Д}_3{Д}_2{Д}_1{Д}_0$）。

• генератор логических функций

  • Известный селектор данных 8 к 1.
    $И=\overline{{С}_2}\cdot \overline{{С}_1}\cdot \overline{{С}_0}\cdot {Д}_0+\overline{{С}_2}\cdot \overline{{С}_1}\cdot {С}_0\cdot {Д}_1+\overline{{С}_2}\cdot {С}_1\cdot \overline{{С}_0}\cdot {Д}_2+\overline{{С}_2}\cdot {С}_1\cdot {С}_0\cdot {Д}_3+{С}_2\cdot \overline{{С}_1}\cdot \overline{{С}_0}\cdot {Д}_4+{С}_2\cdot \overline{{С}_1}\cdot {С}_0\cdot {Д}_5+{С}_2\cdot {С}_1\cdot \overline{{С}_0}\cdot {Д}_6+{С}_2\cdot {С}_1\cdot {С}_0\cdot {Д}_7$

  • $И={м}_0\cdot {Д}_0+{м}_1\cdot {Д}_1+{м}_2\cdot {Д}_2+{м}_3\cdot {Д}_3+{м}_4\cdot {Д}_4+{м}_5\cdot {Д}_5+{м}_6\cdot {Д}_6+{м}_7\cdot {Д}_7$

  • логическая функция$Л=\overline{А}До\; нашей\; эры+А\overline{Б}С+АБ$
    $Л=\overline{А}До\; нашей\; эры+А\overline{Б}С+АБ=\overline{А}До\; нашей\; эры+А\overline{Б}С+АБ\overline{С}+АДо\; нашей\; эры={м}_3+{м}_5+{м}_6+{м}_7$

  • Используйте селектор данных 8 к 1 для реализации вышеуказанной функции L
    $Л=И={м}_3+{м}_5+{м}_6+{м}_7,в{Д}_7{Д}_6{Д}_5{Д}_3=1111，{Д}_4{Д}_2{Д}_1{Д}_0=0000$
    

• Параллельные данные для последовательных данных
  

4.4.4 Числовой компаратор

1. Определение и функция

• Сравните величины двух чисел.

(1) 1-значный числовой компаратор

• Список таблиц истинности

• логическое выражение
  • ${Ф}_{А>Б}=А\cdot \overline{Б}$
  • ${Ф}_{А<Б}=\overline{А}\cdot Б$
  • ${Ф}_{А==Б}=А\cdot Б+\overline{А}\cdot \overline{Б}$
• логическая схема
  

(2) 2-значный числовой компаратор

• Список таблиц истинности

• логическое выражение
  ${Ф}_{А>Б}={Ф}_{{А}_1>{Б}_1}+{Ф}_{{А}_1=={Б}_1}\cdot {Ф}_{{А}_0>{Б}_0}$
  ${Ф}_{А<Б}={Ф}_{{А}_1<{Б}_1}+{Ф}_{{А}_1=={Б}_1}\cdot {Ф}_{{А}_0<{Б}_0}$
  ${Ф}_{А==Б}={Ф}_{{А}_1=={Б}_1}\cdot {Ф}_{{А}_0=={Б}_0}$

• логическая схема
  

2. Встроенный числовой компаратор.

• 74x85, 4-битный числовой компаратор. (КМОП типа 74HC85)
• 74x682, 8-битный числовой компаратор.

(1) Функции 74HC85

• ${я}_{А>Б}、{я}_{А=Б}、{я}_{А<Б}$ Это входной разъем расширения. Когда все 4-битные входы AB равны, размер AB определяется на основе расширенного входного терминала.
  
• Логические выражения можно записать, перечислив таблицу истинности.

(2) Цифровое расширение числового компаратора

• Последовательное соединение, расширенное до 8-битного числового компаратора
  

• Параллельное соединение, расширенное до 16-битного числового компаратора.

• При параллельном подключении скорость высокая.
  

Ограничения по размеру статьи см. в разделе «[Примечания к изучению] 4. Комбинационные логические схемы (Часть 2)» ниже.