Condivisione della tecnologia

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

• Classificazione dei circuiti digitali: circuiti logici combinatori, circuiti logici sequenziali.
• Questo capitolo studia i circuiti logici combinatori.

4.1 Analisi dei circuiti logici combinatori

• Dato un circuito logico, determinarne l'espressione logica, elencare la tavola di verità, ottenere l'espressione logica semplificata e analizzarne la funzione.

Circuito di parità dispari a 3 bit

(1) Come mostrato nella figura seguente.

(2) Elenca la tabella della verità

(3) AnalizzareCircuito a parità dispariFunzione.

• Quando C è 1 e ci sono 0 o 2 1 in AB (AB è lo stesso, Z=0), (un numero dispari di 1), L è 1.
• Quando C è 0 e c'è solo un 1 in AB (AB è diverso, Z=1), (un numero dispari di 1), L è 1.
• Cioè, quando ci sono un numero dispari di 1 in ABC, L è 1. Quando in ABC c'è un numero pari di 1, L è 0.

Circuito di parità pari a 3 bit

(1) Sulla base del circuito a parità dispari, aggiungendo un inverter all'estremità di uscita, possiamo ottenereAnche circuito di parità。

Circuito in complemento a 3 bit

• Come mostrato di seguito.
  
• Espressione logica.
  $X=UN$
  $E=\overline{(\overline{UN\cdot \overline{B}})\cdot (\overline{\overline{UN}\cdot B)}}=UN\cdot \overline{B}+\overline{UN}\cdot B$
  $La=\overline{(\overline{\overline{UN}\cdot C})\cdot (\overline{UN\cdot \overline{C})}}=\overline{UN}\cdot C+UN\cdot \overline{C}$
• Tavola della verità.

• Analisi funzionale.
  (1) Codice originale ABC, A funge da bit di segno, 0 rappresenta un numero positivo e 1 rappresenta un numero negativo.
  (2) Codice inverso XYZ, X funge da bit di segno, coerente con A.
  (3) Quando A=0 è un numero positivo, YZ e BC sono coerenti.
  (4) Quando A=1 è un numero negativo, il bit di segno rimane invariato su X=A e YZ è il risultato dell'inversione di BC.

4.2 Progettazione di circuiti logici combinatori

• Chiarire la funzione logica, determinare l'input e l'output, elencare la tabella della verità, scrivere l'espressione logica, semplificare l'espressione logica della trasformazione e disegnare il diagramma logico.

Spia di arrivo treno a 3 cifre

• Bisogno.
  (1) Utilizzare 2 ingressiPorta NAND,invertitore.
  (2) Indicatore luminoso n. 1, indicatore luminoso di arrivo del treno espresso. Priorità alta.
  (3) Indicatore luminoso n. 2, indicatore luminoso diretto che entra nella stazione. In priorità.
  (4) Indicatore luminoso n. 3, indicatore luminoso del treno lento che entra nella stazione. Bassa priorità.
  (5) Può essere accesa al massimo una spia contemporaneamente.

• Definire le variabili di input e output.
  (1) Segnale di ingresso,${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{0}richiesta\; espressa,{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{1}Basta\; richiederlo\; rapidamente,{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{2}Richiesta\; di\; treno\; lento$ . 1 significa che c'è una richiesta in entrata, 0 significa che non c'è nessuna richiesta in entrata.
  (2) Segnale di uscita,$L_{0}Luce\; di\; arrivo\; espresso,L_{1}Spia\; di\; arresto\; diretta,L_{2}Spia\; di\; arrivo\; treno\; lento$ . 1 significa che la luce è accesa, 0 significa che la luce è spenta.

• Tavola della verità.

• Elenca le espressioni logiche
  $L_0={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0$
  $L_1=\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\cdot {IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1$
  $L_2=\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\cdot \overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1}\cdot {IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2$

• Convertire in formato NAND come richiesto.
  $L_0={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0$
  $L_1=\overline{\overline{\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\cdot {IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1}}$
  $L_2=\overline{\overline{\overline{\overline{\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\cdot \overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1}}}\cdot {IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2}}$

• Disegna un diagramma logico.
  (1) Un chip 74HC00 contiene quattro porte NAND CMOS a 2 ingressi.
  (2) Un chip 74HC04 contiene 6 inverter CMOS.
  

Converti il ​​codice Gray a 4 bit in codice binario naturale

• Bisogno.
  (1) È possibile utilizzare qualsiasi circuito di porta logica.
  (2) Codice Gray a 4 bit, convertito in codice binario naturale.

• Definire le variabili di input e output.
  (1) Variabili di ingresso,$G_3,G_2,G_1,G_0$。
  (2) Variabili di output,$B_3,B_2,B_1,B_0$。

• Elenca la tavola della verità.

• Disegna una mappa di Karnaugh basata sulla tavola della verità.
  
  

• Elenca le espressioni logiche.
  $B_3=G_3$
  $B_2=\overline{G_3}\cdot G_2+G_3\cdot \overline{G_2}=G_3\oplus G_2$
  $B_1=\overline{G_3}{G}_2\overline{G_1}+G_3\overline{G_2}\overline{G_1}+\overline{G_3}\overline{G_2}{G}_1+G_3{G}_2{G}_1=(G_3\overline{G_2}+\overline{G_3}{G}_2)\overline{G_1}+\overline{(G_3\overline{G_2}+\overline{G_3}{G}_2)}{G}_1=G_3\oplus G_2\oplus G_1$
  $B_0=G_3\oplus G_2\oplus G_1\oplus G_0$

• Disegna un diagramma logico.
  

4.3 Competizione e avventura nei circuiti logici combinatori

• Nei circuiti logici combinatori, è necessario un certo tempo affinché i segnali passino attraverso le porte logiche.
• I segnali attraversano percorsi diversi e hanno tempi di trasmissione diversi (diversi livelli di porte logiche, diversi tipi di porte logiche).
• Competizione: il segnale su più terminali di ingresso di una porta logica cambia contemporaneamente in direzioni opposte e il tempo di cambiamento è diverso. Questo fenomeno è chiamato "competizione". (Chi cambia prima e chi cambia dopo è concorrenza).
• Haunting: la contesa produce impulsi stretti di interferenza in uscita, un fenomeno noto come Haunting.

4.3.1 Ragioni dei rischi competitivi

• I segnali di ingresso non possono arrivare contemporaneamente, determinando un breve periodo di impulsi anormalmente stretti.
• E cancello
  
• O cancello
  

4.3.2 Metodi per eliminare il rischio competitivo

1. Scopri ed elimina i termini di moltiplicazione complementari

• $F=(UN+B)(\overline{UN}+C)$
• Quando B=C=0, apparirà$UN\overline{UN}$termine di prodotto.
• Scoprire:$UN\overline{UN}$I termini del prodotto possono portare al "rischio di razza".
  
• Termini di moltiplicazione complementari: $UN\cdot \overline{UN}$。
• Eliminare: $F=(UN+B)(\overline{UN}+C)=UN\overline{UN}+UNC+B\overline{UN}+AVANTI\; CRISTO=UNC+B\overline{UN}+AVANTI\; CRISTO$ . In questo modo non esistono elementi complementari e, in una certa misura, si evita la concorrenza e l’assunzione di rischi.

2. Aggiungi i termini del prodotto per evitare di aggiungere termini complementari

• Come menzionato sopra,$F=UNC+B\overline{UN}+AVANTI\; CRISTO$, quando B=C=1,$F=UN+\overline{UN}+1=1$ . Il termine del prodotto BC qui = 1 gioca un ruolo nell'evitare il rischio di concorrenza nell'aggiunta di termini complementari.
• secondoOperazioni "OR" di identità comunemente utilizzate(Sezione 2.1),$UNB+\overline{UN}C+AVANTI\; CRISTO=UNB+\overline{UN}C$。
• Quando si incontrano funzioni logiche$L=UNC+B\overline{C}$In questa forma possiamo aggiungere il termine prodotto$UNB$。
  

3. Condensatore parallelo all'uscita

• Per scenari di lavoro più lenti.
• Il valore di capacità è 4~20pF. Svolge un ruolo "livellante" nel rischio di impulsi stretti.
• Svantaggio: i fronti di salita e di discesa della forma d'onda di uscita diventeranno più lenti.

4.4 (Focus didattico) Alcuni tipici circuiti integrati logici combinatori

• Encoder, decoder, selettore dati, distributore dati, comparatore numerico, unità di operazioni aritmetiche/logiche.

4.4.1 Codificatore

1. Definizione e principio di funzionamento

• L'utilizzo di un codice binario per rappresentare informazioni con un significato specifico è chiamato codifica.
• Un circuito logico con funzione di codifica è chiamato encoder.
  

(1) Decodificatore ordinario (codificatore a 4 fili-2 fili)

• 4 ingressi${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$, segnale attivo di alto livello.
• 2 uscite$E_1{E}_0$。
• Premessa: in qualsiasi momento,${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$ Può esserci un solo valore pari a 1.E c'è un codice binario corrispondente$E_1{E}_0$。
• Come mostrato nella tabella seguente, oltre alle quattro combinazioni di valori dei quattro ingressi, le uscite corrispondenti alle altre 12 combinazioni sono tutte 00.

• Espressioni logiche e diagrammi logici
  $E_1=\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1}{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3}+\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2}{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$
  $E_0=\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3}+\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2}{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$

• Domanda aggiuntiva: se più di 2 dei 4 input hanno un valore pari a 1 contemporaneamente, l'output verrà codificato in modo errato.
  Per esempio:${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3=1$ora,$E_1{E}_0=0$。
• Per affrontare questo problema, è possibile impostare priorità e priorità aumentando la priorità.

(2) Encoder prioritario

• Sulla base di quanto sopra, elenca la tabella della verità.

• Espressione logica:
  $E_1={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3}+{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2+{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$
  $E_0={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2}\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3}+{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1\overline{{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2}+{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$

(3) Il valore di uscita è valido

• Domanda extra: quando${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0=1O{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0=1$sempre sempre$E_1{E}_0=0$ .Ingressi diversi, stesse uscite, indistinguibiliL'output valido è 0 (${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0=1$）EUscita 0 non valida。
• Per risolvere questo problema, puoi aggiungere un'espressione "Il valore di uscita è valido"Il valore del flag di uscita è GS.
• Ad esempio, il seguente encoder 8421BCD. La prima e la seconda riga della tabella della verità sono entrambe 0000. Solo quando GS==1, significa che ABCD in questo momento è un codice valido.

2. Encoder di priorità del circuito integrato

• Tipico: codificatore prioritario CD4532 (fuori produzione)
  

• $codificatore\; prioritario{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{7}massima\; priorità,{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{0}La\; priorità\; più\; bassa.$

  • Solo quando EI=1 l'encoder funziona.
  • Quando EI=0, l'encoder non può funzionare (l'uscita è tutta a livello basso).

• Quando EI=1, quando tutti gli ingressi sono di livello basso, nopriorità più bassa Ingresso di livello alto e uscita 000 in questo momento. In questo momento EO=1.

• Solo quando EI=1 e tutti gli ingressi sono 0, EO=1. Dedicato all'EI in cascata con un altro dispositivo.

• Quando EI=1, almeno uno dei terminali di ingresso è di livello alto 1 e GS=1.

• Fare riferimento al libro per espressioni logiche specifiche e diagrammi a blocchi logici.

• $QuandoE{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1=0tempo,\; pellicola1Disabilitato.E_2{E}_1{E}_0==000，G{S}_1=0，E{Lo}_1=0。E{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0=0,pezzo0Anche\; disabilitato.$

  • $in\; questo\; momentoG{S}_0=0。L_3{L}_2{L}_1{L}_0=0000。GS=G{S}_1+G{S}_0=0,$
  • Questa è una codifica non valida.

• $QuandoE{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1=1tempo,\; pellicola1La\; codifica\; è\; consentita\; se{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{15}-{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_8=\mathrm{000...000},in\; questo\; momentoE{Lo}_1=1,in\; tal\; modoE{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0=1.pezzo0La\; codifica\; è\; consentita.Si\; può\; vedere\; che\; il\; film1La\; codifica\; ha\; la\; priorità\; sulle\; porzioni0codifica$。

  • $in\; questo\; momento{L}_3=G{S}_1=0，L2=E{2}_1+E{2}_0=E{2}_0，L1=E{1}_1+E{1}_0=E{1}_0，L0=E{0}_1+E{0}_0=E{0}_0$。
  • $L\text{'}intervallo\; di\; codifica\; dell\text{'}output\; è0000-0111$。

• $QuandoE{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1=1tempo,\; pellicola1La\; codifica\; è\; consentita\; se{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{15}-{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{8}almeno\; una1,in\; questo\; momentoE{Lo}_1=0,in\; tal\; modoE{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0=0,pezzo0La\; codifica\; è\; vietata.$

  • $in\; questo\; momento{L}_3=G{S}_1=1，L2=E{2}_1+E{2}_0=E{2}_1，L1=E{1}_1+E{1}_0=E{1}_1，L0=E{0}_1+E{0}_0=E{0}_1$
  • $L\text{'}intervallo\; di\; codifica\; dell\text{'}output\; è1000-1111$。

4.4.2 Decodificatore

• Decodificatore 138.
• 151 selettore dati.

1. Definizione e funzione

• Esistono due tipi di decoder:
  • Decodificatore di indirizzi univoci: Converte una serie di codici in un segnale valido che corrisponde a uno. (Ad esempio, il computer decodifica l'indirizzo dell'unità di memorizzazione, converte il codice dell'indirizzo in un segnale valido e seleziona l'unità di memorizzazione corrispondente)
  • Transcodificatore: converte un codice in un altro codice.

(1) Decodificatore binario

• n terminali di ingresso
• $2^N$terminale di uscita
• 1 terminale di abilitazione

(2) Decodificatore a 2 fili-4 fili

• Terminale di uscita, livello basso attivo
  
• tavola di verità

• espressione logica(NON cancelloEPorta NANDforma espressiva)

$\overline{E_0}=\overline{\overline{\overline{E}}\cdot \overline{{UN}_1}\cdot \overline{{UN}_0}}$ //00
$\overline{E_1}=\overline{\overline{\overline{E}}\cdot \overline{{UN}_1}\cdot {UN}_0}$ //01
$\overline{E_2}=\overline{\overline{\overline{E}}\cdot {UN}_1\cdot \overline{{UN}_0}}$ //10
$\overline{E_3}=\overline{\overline{\overline{E}}\cdot {UN}_1\cdot {UN}_0}$ //11

• Schema logico del decodificatore da 2 fili a 4 fili
  

2. Decodificatore a circuito integrato

(1) Decodificatore binario

Decodificatore a 2 fili-4 fili x2

• Utilizzare 74x139 per indicare il tipo CMOS 74HC139 o il tipo TTL 74LS139.
• 74x139SÌ"Decodificatore doppio da 2 fili a 4 fili”。
• Due decodificatori indipendenti sono racchiusi in un chip integrato. (vedi sopra per i dettagli)
  

Decodificatore da 3 fili a 8 fili

• Utilizzare 74x138 per rappresentare il tipo CMOS 74HC138 o il tipo TTL 74LS138.
• 74x138SÌDecodificatore da 3 fili a 8 fili。
• utilizzoDecodificatore da 3 fili a 8 filipuò costituireDecodificatore da 4 a 16 linee、Decodificatore da 5 a 32 linee、Decodificatore da 6 a 64 linee。
• Quando$E_3=1,\overline{E_2}=\overline{E_1}=0$, il decoder è funzionante.

• Seguendo l'articolo precedente si può derivare l'espressione logica di "decodificatore a 3 linee-8 linee".

$\overline{E_0}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot \overline{{UN}_1}\cdot \overline{{UN}_0}}$ //000
$\overline{E_1}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot \overline{{UN}_1}\cdot {UN}_0}$ //001
$\overline{E_2}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot {UN}_1\cdot \overline{{UN}_0}}$ //010
$\overline{E_3}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot {UN}_1\cdot {UN}_0}$ //011
$\overline{E_4}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot \overline{{UN}_1}\cdot \overline{{UN}_0}}$ //100
$\overline{E_5}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot \overline{{UN}_1}\cdot {UN}_0}$ //101
$\overline{E_6}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot {UN}_1\cdot \overline{{UN}_0}}$ //110
$\overline{E_7}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot {UN}_1\cdot {UN}_0}$ //111

Decodificatore di linea 5x-32

• Utilizzare 74x139 e 74x138 per formare un "decoder a 5 linee-32 linee"
  

Il decodificatore da 3 a 8 fili implementa la funzione logica

• La funzione logica è$L=\overline{UN}\cdot \overline{C}+UN\cdot B$
• L'ingresso del decodificatore da 3 a 8 linee può essere definito come A, B e C.
• L'uscita del decodificatore da 3 a 8 linee è in realtà l'uscita a 8 linee corrispondente ai vari termini minimi di A, B e C.
• Per qualsiasi combinazione ABC, solo un'uscita avrà un livello valido.
• L è in realtà una raccolta di diverse combinazioni di A, B e C.

$L=\overline{UN}\cdot \overline{C}+UN\cdot B=\overline{UN}\cdot \overline{B}\cdot \overline{C}+\overline{UN}\cdot B\cdot \overline{C}+UN\cdot B\cdot \overline{C}+UNAVANTI\; CRISTO=M_0+M_2+M_6+M_7$

$\overline{E_0}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot \overline{{UN}_1}\cdot \overline{{UN}_0}}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_0}$ //000
$\overline{E_1}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot \overline{{UN}_1}\cdot {UN}_0}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_1}$ //001
$\overline{E_2}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot {UN}_1\cdot \overline{{UN}_0}}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_2}$ //010
$\overline{E_3}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot {UN}_1\cdot {UN}_0}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_3}$ //011
$\overline{E_4}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot \overline{{UN}_1}\cdot \overline{{UN}_0}}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_4}$ //100
$\overline{E_5}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot \overline{{UN}_1}\cdot {UN}_0}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_5}$ //101
$\overline{E_6}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot {UN}_1\cdot \overline{{UN}_0}}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_6}$ //110
$\overline{E_7}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot {UN}_2\cdot {UN}_1\cdot {UN}_0}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot M_7}$ //111

• $assicurarsi{E}_3=1,E_2=0,E_1=0$, vale a dire $\overline{E_0}=\overline{M_0}，\overline{E_2}=\overline{M_2}，\overline{E_6}=\overline{M_6}，\overline{E_7}=\overline{M_7}$。

• Trasformare le funzioni logiche secondo la legge di inversione
  $L=\overline{\overline{L}}=\overline{\overline{M_0+M_2+M_6+M_7}}=\overline{\overline{M_0}\cdot \overline{M_2}\cdot \overline{M_6}\cdot \overline{M_7}}=\overline{\overline{M_0+M_2+M_6+M_7}}=\overline{\overline{E_0}\cdot \overline{E_2}\cdot \overline{E_6}\cdot \overline{E_7}}$

• Ottieni il diagramma logico
  

(2) Decodificatore binario-decimale

• 774HC42

• 4 ingressi

• 10 terminali di uscita, l'uscita è attiva a livello basso, corrispondente ai numeri decimali 0~9.
  

• 4 terminali di ingresso, per un totale di 16 situazioni

• soltanto$M_0,M_1,M_2......M_9$È un ingresso valido (il pin di uscita corrispondente emette basso 0 e le altre uscite sono alte 1).

• Tra i restanti 6$M_{10},M_{11},M_{12}......M_{15}$Significa che non esiste un output di decodifica valido (se non valido, l'output è tutto alto 1).

• Disegna i diagrammi delle forme d'onda di ingresso e uscita del 74HC42.

• Se il loop DCBA immette 0000-1001, lo farà$\overline{E_0}arrivare\overline{E_9}$Il circuito superiore emette un "segnale di impulsi sequenziali".
• Il decodificatore può essere costruitoimpulso di sequenzaGenera circuito.
  

(3) Decodificatore display a sette segmenti

• Principio di visualizzazione del tubo digitale
  

• Decoder display a sette segmenti integrato. 74HC4511 (catodo comune) (il livello alto si accende)

• $LE$Abilitazione del blocco

• $\overline{LT}$ingresso test lampada quando$\overline{LT}=0$Quando , ag restituisce tutto 1 e visualizza il carattere "8".

• $\overline{BL}$Ingresso luce spenta, quando$\overline{LT}=1,E\overline{BL}=1$ Quando , ag tutte le uscite 0. Può essere utilizzato per spegnere lo zero "0" non necessario visualizzato.
  

• $D_3{D}_2{D}_1{D}_0$=0000, il corrispondente glifo di uscita "0"

• $D_3{D}_2{D}_1{D}_0$=0001, il carattere di output corrispondente "1"

• $D_3{D}_2{D}_1{D}_0$=0010, il carattere di output corrispondente "2"

• $D_3{D}_2{D}_1{D}_0$=0011, il carattere di output corrispondente "3"

• $D_3{D}_2{D}_1{D}_0$=0100, il carattere di output corrispondente "4"

• $D_3{D}_2{D}_1{D}_0$=0101, il carattere di output corrispondente "5"

• $D_3{D}_2{D}_1{D}_0$=0110, il carattere di output corrispondente "6"

• $D_3{D}_2{D}_1{D}_0$=0111, il carattere di output corrispondente "7"

• $D_3{D}_2{D}_1{D}_0$=1000, il carattere di output corrispondente "8"

• $D_3{D}_2{D}_1{D}_0$=1001, il carattere di output corrispondente "9"

• 1010-1111, spento

3. Distributore di dati

• Da uno a molti, i dati sulla linea dati comune vengono inviati a canali diversi secondo necessità.

• Simile a "interruttore multicorsa unipolare"

• Utilizzando un decodificatore di indirizzi univoci, implementare l'allocatore di dati

• Ad esempio, 74x138 integra un decoder da 3 a 8 linee.

• $\overline{E_1}come\; input\; di\; dati$

• $E_0{E}_1{E}_2{E}_3{E}_4{E}_5{E}_6{E}_7$8 canali come uscita dati
  

• $\overline{E_2}=\overline{E_3\cdot \overline{\overline{E_2}}\cdot \overline{\overline{E_1}}\cdot \overline{{UN}_2}\cdot {UN}_1\cdot \overline{{UN}_0}}$ //010

• Nella foto sopra,$E_3=1，\overline{E_2}=0$, quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=010$ora,$\overline{E_2}=\overline{E_1}$

• Allo stesso modo possiamo concludere:
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=000$ora,$\overline{E_0}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=001$ora,$\overline{E_1}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=010$ora,$\overline{E_2}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=011$ora,$\overline{E_3}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=100$ora,$\overline{E_4}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=101$ora,$\overline{E_5}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=110$ora,$\overline{E_6}=\overline{E_1}=D$,altro$E_X=1$。
  Quando la riga dell'indirizzo${UN}_2{UN}_1{UN}_0=111$ora,$\overline{E_7}=\overline{E_1}=D$,altro$E_X=1$。

4.4.3 Selettore dati

1. Definizione e funzione

• La funzione è opposta all'"allocatore di dati" al punto 4.4.2.3 sopra.
• Molti a uno.
• Ad esempio, selettore dati 4 a 1.
  
• $\overline{E}=0$, permesso di lavorare.
• Quando$S_1=0，S_0=0$ora,$E={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_0$
• Quando$S_1=0，S_0=1$ora,$E={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_1$
• Quando$S_1=1，S_0=0$ora,$E={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_2$
• Quando$S_1=1，S_0=1$ora,$E={IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_3$

2. Selettore dati circuito integrato

• 74x151: selettore 1-8-selezione-dati. Corrisponde al tipo CMOS 74HC151 e al tipo TTL 74LS151.
• 74x153: doppio selettore dati 4-a-1. Corrisponde al tipo CMOS 74HC153 e al tipo TTL 74LS153.
• 74x157: Selettore dati quattro-due-uno. Corrisponde al tipo CMOS 74HC157 e al tipo TTL 74LS157.
• 74x251: Con uscita a tre stati, quando$\overline{E}=1$ , l'uscita è in uno stato ad alta impedenza. Supporta più uscite di chip"Linea e”。
• 74x253: Con uscita a tre stati, quando$\overline{E}=1$ , l'uscita è in uno stato ad alta impedenza. Supporta più uscite di chip"Linea e”。
• 74x257: Con uscita a tre stati, quando$\overline{E}=1$ , l'uscita è in uno stato ad alta impedenza. Supporta più uscite di chip"Linea e”。

(1) 74HC151

$E=\overline{S_2}\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_0+\overline{S_2}\cdot \overline{S_1}\cdot S_0\cdot D_1+\overline{S_2}\cdot S_1\cdot \overline{S_0}\cdot D_2+\overline{S_2}\cdot S_1\cdot S_0\cdot D_3+S_2\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_4+S_2\cdot \overline{S_1}\cdot S_0\cdot D_5+S_2\cdot S_1\cdot \overline{S_0}\cdot D_6+S_2\cdot S_1\cdot S_0\cdot D_7$

(2) Applicazione del selettore dati

• Estensioni per selettori di dati.

  • Estensione bit di uscita ($E_0->E_1{E}_0$)
  • Inserisci l'estensione della cifra ($D_7{D}_6{D}_5{D}_4{D}_3{D}_2{D}_1{D}_0->D_{15}{D}_{14}{D}_{13}{D}_{12}{D}_{11}{D}_{10}{D}_9{D}_8{D}_7{D}_6{D}_5{D}_4{D}_3{D}_2{D}_1{D}_0$）。

• generatore di funzioni logiche

  • Selettore dati noto, 8 a 1.
    $E=\overline{S_2}\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_0+\overline{S_2}\cdot \overline{S_1}\cdot S_0\cdot D_1+\overline{S_2}\cdot S_1\cdot \overline{S_0}\cdot D_2+\overline{S_2}\cdot S_1\cdot S_0\cdot D_3+S_2\cdot \overline{S_1}\cdot \overline{S_0}\cdot D_4+S_2\cdot \overline{S_1}\cdot S_0\cdot D_5+S_2\cdot S_1\cdot \overline{S_0}\cdot D_6+S_2\cdot S_1\cdot S_0\cdot D_7$

  • $E=M_0\cdot D_0+M_1\cdot D_1+M_2\cdot D_2+M_3\cdot D_3+M_4\cdot D_4+M_5\cdot D_5+M_6\cdot D_6+M_7\cdot D_7$

  • funzione logica$L=\overline{UN}AVANTI\; CRISTO+UN\overline{B}C+UNB$
    $L=\overline{UN}AVANTI\; CRISTO+UN\overline{B}C+UNB=\overline{UN}AVANTI\; CRISTO+UN\overline{B}C+UNB\overline{C}+UNAVANTI\; CRISTO=M_3+M_5+M_6+M_7$

  • Utilizzare il selettore dati 8 a 1 per implementare la funzione L di cui sopra
    $L=E=M_3+M_5+M_6+M_7,In{D}_7{D}_6{D}_5{D}_3=1111，D_4{D}_2{D}_1{D}_0=0000$
    

• Dati paralleli a dati seriali
  

4.4.4 Comparatore numerico

1. Definizione e funzione

• Confronta la grandezza di due numeri.

(1) Comparatore numerico a 1 cifra

• Elenca la tabella della verità

• espressione logica
  • $F_{UN>B}=UN\cdot \overline{B}$
  • $F_{UN<B}=\overline{UN}\cdot B$
  • $F_{UN==B}=UN\cdot B+\overline{UN}\cdot \overline{B}$
• diagramma logico
  

(2) Comparatore numerico a 2 cifre

• Elenca la tabella della verità

• espressione logica
  $F_{UN>B}=F_{{UN}_1>B_1}+F_{{UN}_1==B_1}\cdot F_{{UN}_0>B_0}$
  $F_{UN<B}=F_{{UN}_1<B_1}+F_{{UN}_1==B_1}\cdot F_{{UN}_0<B_0}$
  $F_{UN==B}=F_{{UN}_1==B_1}\cdot F_{{UN}_0==B_0}$

• diagramma logico
  

2. Comparatore numerico integrato

• Comparatore numerico 74x85, 4 bit. (tipo CMOS 74HC85)
• Comparatore numerico 74x682, 8 bit.

(1) Funzioni di 74HC85

• ${IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{UN>B}、{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{UN=B}、{IOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO}_{UN<B}$ È il terminale di ingresso dell'espansione. Quando gli ingressi AB a 4 bit sono tutti uguali, la dimensione di AB viene determinata in base al terminale di ingresso esteso.
  
• Le espressioni logiche possono essere scritte elencando una tabella di verità.

(2) Espansione delle cifre del comparatore numerico

• Collegamento in serie, ampliato al comparatore numerico a 8 bit
  

• Connessione parallela, estesa al comparatore numerico a 16 bit.

• Quando collegato in parallelo, la velocità è elevata.
  

Per le limitazioni sulle dimensioni degli articoli, vedere "[Note di studio] 4. Circuiti logici combinatori (Parte 2)" più avanti.